SU411607A1 - - Google Patents

Info

Publication number
SU411607A1
SU411607A1 SU1766396A SU1766396A SU411607A1 SU 411607 A1 SU411607 A1 SU 411607A1 SU 1766396 A SU1766396 A SU 1766396A SU 1766396 A SU1766396 A SU 1766396A SU 411607 A1 SU411607 A1 SU 411607A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
gate
drain
source
bus
Prior art date
Application number
SU1766396A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1766396A priority Critical patent/SU411607A1/ru
Application granted granted Critical
Publication of SU411607A1 publication Critical patent/SU411607A1/ru

Links

Landscapes

  • Electronic Switches (AREA)

Description

1
Предлагаемое изобретение относитс  к области вычислительной техники и, в частности, может найти применение при построении цифровых интегральных схем на МДП-транзисторах .
Известны триггеры на МДП-транзисторах, содержащие два переключаюш,их транзистора , затвор каждого из которых соединен со стоком другого переключаюп его транзистора, вентильный транзистор, у которого исток подключен ко входной шине, а затвор - к шине записи информации и к истоку первого переключающего транзистора.
С целью упрощени  и повыщени  надежности предлагаемое устройство содержит дополнительный транзистор, у которого исток и сток соединены соответственно с истоком и стоком первого переключающего транзистора, а затвор дополнительного транзистора подключен к стоку вентильного транзистора.
Па чертеже представлена схема предлагаемого триггера.
Предлагаемый триггер построен на МДПтранзисторах 1-6. Нагрузочный транзистор 1 и переключающий транзистор 2 образуют первый инвертор, а нагрузочный транзистор 3 и переключающий транзистор 4 - второй инвертор. Выходы инверторов перекрестно св заны со входами. Параллельно переключающему транзистору 2 включен дополнительный транзистор 5, затвор которого соединен со стоком вентильного транзистора 6, его исток, соединенный с истоком переключающего транзистора 2, подключен к щине 7 записи информации, а сток, соединенный со стоком транзистора 2, подключен к выходной щине триггера. Кроме того, предлагаемый триггер содержит вторую выходную шину 9, конденсатор 10, образованный емкостью узла затвора транзистора 5, информационную входную щину 11 и щину питани  12.
Схема работает следующим образом.
В исходном положении щина 7 подключена
к общей щине через низкое выходное сопротивление источника сигналов записи информации . При этом вентильный транзистор 6 закрыт , а транзисторы 1-4 образуют триггерную  чейку, в которой хранитс  записанное
ранее значение информации. Перепись информации осуществл етс  при поступлении на щину 7 высокого потенциала, открывающего вентильный транзистор 6 и пропускающего на затвор дополнительного транзистора 5
входной сигнал с щины 11. Так как при этом истоки транзисторов 2 и 5 отключены от общей щины, то на выходной щине устанавливаетс  высокий уровень напр жени , открывающий переключающий транзистор 4, что
приводит к принудительной установке низкого уровн  напр жени  на выходной шине 9 и затворе переключающего транзистора 2.
По окончании импульса записи на шипе 7 восстанавливаетс  низкий потенциал, закрываетс  вентильный транзистор 6, и входна  информаци , задержанна  на копденсаторе 10 узла затвора транзистора 5, переписываетс  на выходной шине 9 триггера.
Предмет изобретени 
Триггер на МДП-транзисторах, содержащий два переключающих транзистора, затвор каждого из которых соединен со стоком другого переключающего транзистора, вентильный транзистор, у которого исток подключен к входной шине, а затвор - к шине записи информации и к истоку первого переключающего транзистора, отличающийс  тем, что, с целью повышени  надежности и упрощени  устройства, он содержит дополнительный транзистор, у которого исток и сток соединены соответственно с истоком и стоком первого переключающего транзистора, а затвор дополнительного транзистора подключен к стоку вентильного транзистора.
SU1766396A 1972-03-31 1972-03-31 SU411607A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1766396A SU411607A1 (ru) 1972-03-31 1972-03-31

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1766396A SU411607A1 (ru) 1972-03-31 1972-03-31

Publications (1)

Publication Number Publication Date
SU411607A1 true SU411607A1 (ru) 1974-01-15

Family

ID=20508684

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1766396A SU411607A1 (ru) 1972-03-31 1972-03-31

Country Status (1)

Country Link
SU (1) SU411607A1 (ru)

Similar Documents

Publication Publication Date Title
GB1194754A (en) Semiconductor Bistable Circuit Arrangements
US4017741A (en) Dynamic shift register cell
KR870001599A (ko) 메모리의 출력 버퍼 회로
KR970012696A (ko) 강유전체 메모리 장치
GB1370934A (en) Electrical delay devices
ES366284A1 (es) Una disposicion de circuitos para transferir carga desde unprimer condensador o capacidad a un segundo condensador o capacidad.
US3619670A (en) Elimination of high valued {37 p{38 {0 resistors from mos lsi circuits
US3509379A (en) Multivibrators employing transistors of opposite conductivity types
US4366400A (en) Delay gate circuit
SU411607A1 (ru)
US3708688A (en) Circuit for eliminating spurious outputs due to interelectrode capacitance in driver igfet circuits
KR880011805A (ko) 반도체 집적회로
GB1434468A (en) Dynamic binary counter circuit
GB1435347A (en) Digital shift register
US4016430A (en) MIS logical circuit
US3808458A (en) Dynamic shift register
GB1196216A (en) A Bistable Circuit
SU462274A1 (ru) Триггер со счетным входом на мдптранзисторах
GB1336927A (en) Semiconductor circuits
SU369717A1 (ru) Счетный триггер на мдн-транзисторах
SU413629A1 (ru)
KR970024538A (ko) 아날로그 지연회로
SU1015435A1 (ru) Усилитель считывани
SU1140245A1 (ru) Усилитель-формирователь выходных сигналов посто нных запоминающих устройств на МОП-Транзисторах
SU657594A1 (ru) Динамический триггер на моптранзисторах