SU1478304A1

SU1478304A1 - Д-триггер на МДП-транзисторах

Info

Publication number: SU1478304A1
Application number: SU874244584A
Authority: SU
Inventors: Тулкун Файзиевич Бекмуратов; Борис Мансурович Мансуров; Мухримжан Касымович Арипджанов; Фарида Халиловна Маликова; Фахритдин Иркинович Талипов
Original assignee: Институт Кибернетики С Вычислительным Центром Научно-Производственного Объединения "Кибернетика"
Priority date: 1987-03-16
Filing date: 1987-03-16
Publication date: 1989-05-07

Abstract

Изобретение относитс к области импульсной техники может быть использовано при построении различных устройств дискретной обработки информации. Цель изобретени - повышение быстродействи . Устройство содержит инвертирующие вентили 1 и 2 на элементах ИЛИ-НЕ, ключевые элементы 3,4, р-канальные транзисторы 5,7 и п-канальные транзисторы 6,8. Дл достижени поставленной цели в устройство введены дополнительные инверторы 9 и 11 и новые функциональные св зи, ключевые элементы 3 и 4 выполнены двунаправленными. 1 ил.

Description

Изобретение относитс к вычислительной и импульсной технике и может быть использовано при построении различных устройств дискретной обработки информации.

Целью изобретени вл етс повышение быстродействи D-триггера.

На чертеже представлена принципиальна электрическа схема D-триггера на МДП-транзисторах.

D-триггер содержит инвертирующие вентили 1 и 2 на элементах ИЛИ-НЕ, ключевые элементы 3 и 4, пары р- и n-канальных транзисторов соответственно 5,7 и 6,8, инверторы 9-11.

Устройство работает следующим образом .

В режиме хранени информации (например , , ), при отсутствии тактирующих сигналов записи () закрыт ключевой элемент 4 и открыт ключевой элемент 3, а открытые п-ка- нальные транзисторы 6 и 8 отключают вторые входы вентилей ШШ-НЕ уровн ми логического О. Это обеспечивает со- хранение состо ни в триггере, так как уровень формирует уровень на выходе вентил 2t и через ключевой элемент 3 обеспечиваютс срабатывание вентил 1 и поддержани уровн на его выходе.

Таким образом обеспечиваетс устойчивое состо ние триггера. Дл записи состо ни и по второму

вентил 1, что обеспечивает устойчивое хранение записанной по U -входу информации , . Если проследить) за процедурой записи по D2-вхоцу состо ни , , то в этом случае срабатывает цепь передачи уровн 1 (при ) с выхода инвертора 11 на второй вход вентил 2 через открытый р-канальный транзистор 7.

I

Поскольку число русно включенных транзисторов вентилей предлагаемого D-триггера равно двум, то его быстродействие выше, чем известного, число русно включенных транзисторов в котором равно трем.

Claims

Формула изобретени

D-триггер на МДП-транзисторах, содержащий последовательно включенные инвертирующие вентили, два тактирующих входа и цепь обратной св зи, первый D-вход соединен с первым входом первого вентил через первый ключевой элемент, первый управл ющий вход которого соединен с первым тактирующим входом, второй D-вход через первый р-канальный транзистор подключен к второму входу первого вентил , к которому подключен сток первого п-ка- нального транзистора, исток которого подключен к общей шине, затворы первых п- и р-канальных транзисторов

D -входу триггера при поступаю- 35 подключены к второму тактирующему щий тактирующий сигнал формирует входу, отличающийс тем, на выходе инвертора 10 уровень О, что, с целью повышени быстродейст- который закрывает n-канальные тран- ви , в качестве первого ключевого зисторы 6 и 8, открывает р-канальные элемента используетс двунаправлен- транзисторы 5 и 7, что приводит к по-40 ный ключ, причем второй D-вход под- ступлению уровн через транзистор 5 на второй вход вентил 1, уроключей к входу первого дополнительно го инвертора, выход которого через второй р-канальный транзистор подклю чен к второму входу второго вентил ,

вень О с выхода инвертора 11 (так

ключей к входу первого дополнительного инвертора, выход которого через второй р-канальный транзистор подключен к второму входу второго вентил ,

как 1)) поддерживает через транзистор 7 закрытым второй вход вентил 2. 45 к которому подключен сток второго Таким образом, срабатывание вентил 1 n-канального транзистора, исток которого подключен к общей шине, а затворы вторых р- и n-канальных транзисторов подключены к второму тактирую- 1 на выходе вентил 2 (т.е. ). 50 ЩемУ входу, причем в цепь обратной После окончани действи тактирующего св зи устройства, соедин ющей его вы- сигнала по входу Т () на выходе ход с первым входом первого вентил ,

, включен второй двунаправленный ключ, инверсный вход которого соединен с

по второму входу приводит к формированию уровн О на выходе (т.е. ) и в результате к формированию уровн

инвертора 10 формируетс уровень 1

который открывает n-канальные транзисторы 6 и 8, что приводит к подаче 55 пеРвым тактирующим входом, а пр мой уровн О на вторые входы вентилей 1 и
2. В результате вновь действует триггерна св зь вентил 2 через открытый ключевой элемент 3 ка вход

с инверсным входом первого ключевого элемента и через второй дополнительный инвертор с первым тактирующим входом.

подключены к второму тактирующему входу, отличающийс тем, что, с целью повышени быстродейст- ви , в качестве первого ключевого элемента используетс двунаправлен- ный ключ, причем второй D-вход под-

ключей к входу первого дополнительного инвертора, выход которого через второй р-канальный транзистор подключен к второму входу второго вентил ,

к которому подключен сток второго n-канального транзистора, исток которого подключен к общей шине, а затворы вторых р- и n-канальных транзисторов подключены к второму тактирую- ЩемУ входу, причем в цепь обратной св зи устройства, соедин ющей его вы- ход с первым входом первого вентил ,

с инверсным входом первого ключевого элемента и через второй дополнительный инвертор с первым тактирующим входом.