SU472458A1 - Четырехтактный логический элемент - Google Patents
Четырехтактный логический элементInfo
- Publication number
- SU472458A1 SU472458A1 SU1868755A SU1868755A SU472458A1 SU 472458 A1 SU472458 A1 SU 472458A1 SU 1868755 A SU1868755 A SU 1868755A SU 1868755 A SU1868755 A SU 1868755A SU 472458 A1 SU472458 A1 SU 472458A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- logic element
- bus
- output
- stroke logic
- stroke
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
крыт. Если хот бы на одном из входов 14 или 15 логической цепи / действует «ЛОГ О, то емкость 18 выходной шины 11 не разр жаетс . Лри но влении импульса на шине 13 производитс аиалогичный опрос логической цени 2, так как транзистор 12 открыт, после чего на -вы.ходе // устанавливаетс ,Нна информаци . При этом необ зательно должно выполн тьс условие ортогональности функций , так как во врем опроса первой логической цепи / траизистор 12 закрыт и сигнал с шииы 8 ие может иройтн на выход //. Предмет изобретени Четырехтактный логический элемент на МОП-транзисторах, содержащий две логические цепи, тактируемый пра1нзистор, у которого затвор соединен с первой шиной тактовых импульсов, исток соединен через одну логическую цепь с затвором и стоком нагрузочного транзистора и второй шиной тактовых импульсов, а сток соединен с истоком нагрузочного транзистора, с выходной шиной и с одним из выходов второй логической цепи, отличающийс тем, что, с целью повышени надежности работы, в него введен дополнительный транзистор, у которого исток соединен с первой шиной тактовых импульсов, сток - с вторым выводом второй логической цепи, а затвор - с третьей шиной тактовых импульсов .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1868755A SU472458A1 (ru) | 1973-01-08 | 1973-01-08 | Четырехтактный логический элемент |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1868755A SU472458A1 (ru) | 1973-01-08 | 1973-01-08 | Четырехтактный логический элемент |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU472458A1 true SU472458A1 (ru) | 1975-05-30 |
Family
ID=20538324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1868755A SU472458A1 (ru) | 1973-01-08 | 1973-01-08 | Четырехтактный логический элемент |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU472458A1 (ru) |
-
1973
- 1973-01-08 SU SU1868755A patent/SU472458A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870007512A (ko) | 어드레스 신호변화를 검출하는 회로를 지닌 반도체 집적회로 | |
| GB1505812A (en) | Address decoder | |
| KR870009387A (ko) | 반도체 대규모 집적회로 | |
| SU472458A1 (ru) | Четырехтактный логический элемент | |
| KR890004496A (ko) | 반도체 집적회로 | |
| KR890010922A (ko) | Dc 테스트 기능을 갖춘 반도체 집적회로 | |
| SU411643A1 (ru) | ||
| JPS511102B1 (ru) | ||
| GB1434771A (en) | Logical circuits | |
| SU411608A1 (ru) | ||
| FR2436467A1 (fr) | Memoire tampon d'adresses pour un module de memoire mos | |
| SU530460A1 (ru) | Полусчетное кольцо | |
| GB1177205A (en) | Interface Circuit for Interconnecting Four Phase Logic Systems on Separate Chips of an Integrated Circuit System | |
| SU790127A1 (ru) | Триггер на мдп транзисторах | |
| SU369717A1 (ru) | Счетный триггер на мдн-транзисторах | |
| SU396832A1 (ru) | Д-триггер с задержкой | |
| SU472459A1 (ru) | Динамический -к триггер на моптранзисторах | |
| RU95121790A (ru) | Парафазный логический элемент на мдп-транзисторах | |
| SU410547A1 (ru) | ||
| SU395971A1 (ru) | Парафазный д-триггер | |
| SU529553A1 (ru) | Устройство дл задержки сигналов на логических элементах | |
| SU394922A1 (ru) | N-стабильный асинхронный триггер | |
| BE789992A (fr) | Circuit logique comportant un transistor de commutation et un transistor de charge, notamment pour un element de memoire a semiconducteur | |
| SU1676069A1 (ru) | Многостабильный триггер | |
| SU484564A1 (ru) | Дискретный накопитель импульсных сигналов |