SU402064A1

SU402064A1 - MEMORY

Info

Publication number: SU402064A1
Application number: SU1689115A
Authority: SU
Priority date: 1971-08-06
Filing date: 1971-08-06
Publication date: 1973-10-12

Description

1one

Предлагаемое устройство относитс к области вычислительной техники.The proposed device relates to the field of computing.

Известна туннельно-диодна -транзисторпа чейка пам ти, содержаща два транзистора, два туннельных диода и дифференцирующую цепь.A known tunnel diode transistor memory cell, containing two transistors, two tunnel diodes and a differentiating circuit.

Однако в известном устройстве непосредственное соединение пары Гото (последовательное соединение двух туннельных диодов) с коллекторной цепью транзистора ириводит к значительному вли нию тепловых и начальных токов транзистора на положение рабочей точки пары Гото. Это не позвол ет использовать обращенные диоды с малыми рабочими токами и, следовательно, с малым потреблением мощности. Ограничение амплитуды тактовых импульсов из-за наличи вторичного отпирани записывающего транзистора приводит к уме1шшению области устойчивой работы по тактовому питанию.However, in the known device, the direct connection of a Goto pair (serial connection of two tunnel diodes) to the collector circuit of the transistor does not significantly affect the thermal and initial currents of the transistor on the position of the operating point of the Goto pair. This prevents the use of reversed diodes with low operating currents and, consequently, with low power consumption. Limiting the amplitude of clock pulses due to the presence of a secondary unlocking of the recording transistor leads to a decrease in the area of stable operation of clock power.

Целью изобретени вл етс создание устройства с меньшей потребл емой мощностью и лучшей помехоустойчивостью.The aim of the invention is to provide a device with less power consumption and better noise immunity.

В предлагаемом устройстве эта цель достигаетс тем, что в нем использованы разв зывающа цепь, состо ща из резистора, включенного между источником питани и коллектором транзистора, конденсатора, включе11ного между коллектором транзистора и средней точкой, последовательно соединенных диодов;In the proposed device, this goal is achieved in that it uses an isolation circuit consisting of a resistor connected between a power source and a collector of a transistor, a capacitor connected between a collector of a transistor and a midpoint, series-connected diodes;

22

три последовательно соединенных диода, один из которых соединен с источником П1 тани пары Гото, а два других соединены со средней точкой нары Гото; диод, включенный последователыю с парой Гото; два диода, последовательно включенных между источником иитани пары Гото и базой сч1 тываюн1,его транзистора; диод, включенный между базой записывающего транзистора и корпусом.three diodes in series, one of which is connected to the source of a P1 thani pair of Goto, and the other two are connected to the midpoint of the Goto bunker; a diode connected with a pair of Goto; two diodes connected in series between the source of the Iitani Goto pair and the base of the transistor; a diode connected between the base of the recording transistor and the case.

Схема устройства изображена на чертеже, где обозначено: 1-7 - диоды, 8, 9 - обращенные диоды, 10 - транзисторы записи, 11 - транзистор считывани , 12, 13 - резисторы и 14, 15 - конденсаторы.The circuit of the device is shown in the drawing, where 1-7 are diodes, 8, 9 are reversed diodes, 10 are write transistors, 11 is a read transistor, 12, 13 are resistors and 14, 15 are capacitors.

Предлагаемое устройство содержит транзистор записи; разв зывающую цень; три последовательно включенных днода в цепи записи; два последовательно включенных диода в цеп1 счнтыванн ; пару Гото и последовательно включенный с ней диод; диод в базовой цепи записывающего транзистора; транзистор считывани ; резистор в базовой цени транзистора считывани ; дифференцирующую цень в базе транзистора записи.The proposed device contains a transistor record; developing price; three consecutive dna in the write chain; two series-connected diodes in the circuit; a pair of Goto and a diode connected in series with it; diode in the base of the recording transistor; readout transistor; a resistor at the base value of the sense transistor; differentiating value in the transistor base record.

При отпирании траизпстора записи в его коллекторпой цепи течет ток, который переводит триггер на обращенных диодах в низковольтное (единичное) состо ние. При этом «верхний обращенный дпод находитс в «выСокОвольтном состо нии, а «нижний - в «низковольтном. При подаче отрицательного тактового импульса , транзистор считывани эмиттерным токо.м, переводит чейку в «нулевое «высоковольтное состо ние. В этот момент отрицательный перепад напр жени через дифференцирующую емкость отпирает следующий транзистор записи. Таким образом осуществл етс передача сигнала по чейкам в каждом такте. Диод 1 служит дл восстановлени зар да па конденсаторе, диоды 2, 3 - дл блокировки тока разр да через обращенные диоды. Диод 4 обеспечивает протекание тока считывани только через пижнюю ветвь пары Гото. Диоды 5, 6 фиксируют напр жение тактового импульса, ограничива его при больших амплитуда .х. Диод 7 служит дл быстрой перезар дки дифференцирующего конденсатора 14 током записи. Конденсатор 44., дл разв зки пары Гото от цепи коллекторного питани .When unlocking Traizstor recording in its collector circuit current flows, which translates the trigger on the inverted diodes in the low-voltage (single) state. At the same time, the "upper inverted dpod is in the" HIGH VOLTAGE state, and "the lower one is in the" low voltage state. When a negative clock pulse is applied, the readout transistor by the emitter current m translates the cell into the "zero" high-voltage state. At this point, the negative voltage drop across the differentiating capacitor unlocks the next transistor of the record. In this way, the signal is transmitted in cells in each clock cycle. Diode 1 serves to restore the charge on the capacitor, diodes 2, 3 to block the discharge current through reversed diodes. Diode 4 allows the read current to flow only through the tick branch of the Goto pair. Diodes 5, 6 fix the voltage of the clock pulse, limiting it at large amplitudes .x. The diode 7 serves to quickly recharge the differentiating capacitor 14 with a write current. Capacitor 44., for uncoupling the Goto pair from the collector power circuit.

ёЬ11(оЗ Предмет изобретени Туннельно-диодно-транзисторна чейка пам ти , содержаща транзистор записи, пару Гото, транзистор считывани , подключенный эмиттером к средней точке пары Гото, дифференцирующее звено, подключенное к эмиттеру транзистора считывани , отличающа с тем, что, с целью уменьшени потребл емой мощпости и увеличени помехоустойчивости, в чейку введены три последовательно соединеппых диода, включенных между источником питани и средней точкой пары Гото, конденсатор , включенный между катодом первого из трех последовательно соединенных диодов и коллектором транзистора записи; резистор, включенный между коллекторо.м транзистора записи и источником коллекторного питани ; последовательно соединепные п тый и шестой Дноды, включенные между источником питани и базой транзистора счнтывани ; седьмой диод, включенный между базой транзистора записи и шиной нулевого потенциала.eb11 (OZ) Subject of the invention Tunnel-diode-transistor memory cell containing a write transistor, a goto pair, a read transistor connected by an emitter to the midpoint of a goto pair, a differentiating link connected to the read transistor emitter, characterized in that, in order to reduce consumed power and increase of noise immunity; three serially connected diodes connected between the power source and the midpoint of the Goto pair, a capacitor connected between the cathode of the first of the three last ovally connected diodes and a collector of the write transistor; a resistor connected between the collector m of the write transistor and the collector power supply; a series of fifth and sixth diodes connected between the power supply and the base of the transistor; the seventh diode connected between the base of the write transistor and the zero bus potential.