SU444249A1 - -Display shift register - Google Patents
-Display shift registerInfo
- Publication number
- SU444249A1 SU444249A1 SU1907688A SU1907688A SU444249A1 SU 444249 A1 SU444249 A1 SU 444249A1 SU 1907688 A SU1907688 A SU 1907688A SU 1907688 A SU1907688 A SU 1907688A SU 444249 A1 SU444249 A1 SU 444249A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- shift register
- transistors
- display shift
- cell
- emitters
- Prior art date
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
Description
1one
Изобретение относитс к области вычислительной техники и может использоватьс в цифровых вычислительных устройствах.The invention relates to the field of computing and can be used in digital computing devices.
Известны сдвигающие регистры, каждый разр д которых состоит из двух полутактовых триггерных чеек, кажда из которых включает два двухэмиттерных транзистора, причем коллектор первого, подключен к базе второго и к первому резистору, а коллектор второго - к базе первого и ко второму резистору.Shift registers are known, each bit of which consists of two half-cycle trigger cells, each of which includes two two-emitter transistors, the collector of the first, connected to the base of the second and to the first resistor, and the collector of the second to the base of the first and to the second resistor.
Однако известный сдвигающий регистр имеет невысокое быстродействие, так как следующа чейка переключаетс частью тока, текущего через одно из коллекторных сопротивлений . Кроме того, такие чейки критичны к параметрам активных компонентов схемы, что снижает надежность регистра.However, the known shift register has a low speed, since the next cell switches part of the current flowing through one of the collector resistances. In addition, such cells are critical to the parameters of the active components of the circuit, which reduces the reliability of the register.
Цель изобретени - повысить надежность и увеличить быстродействие устройства.The purpose of the invention is to increase the reliability and increase the speed of the device.
Это достигаетс введением в каждую триггерную чейку двух переключающих транзисторов , коллекторы которых подключены к коллекторам двухэмиттерных транзисторов, эмиттеры переключающих транзисторов и первые эмиттеры двухэмиттерных транзисторов каждой чейки подключены к соответствующей управл ющей тактовой шине, резисторы каждой чейки - к соответствующей тактовой щине питани , базы переключающих транзисторов второй чейки подключены коThis is achieved by introducing into each trigger cell of two switching transistors, the collectors of which are connected to the collectors of two emitter transistors, the emitters of switching transistors and the first emitters of two emitter transistors of each cell, the resistors of each cell to the corresponding clock of the power supply, the base of the switching transistors the second cells are connected to
вторым эмиттерам двухэмиттерных транзисторов первой чейки, базы переключающихto the second emitters of two-emitter transistors of the first cell, the switching base
транзисторов которой подключены ко вторымwhose transistors are connected to the second
эмиттерам двухэмиттерных транзисторов триггерной чейки последующего разр да.to emitters of two-emitter transistors of the trigger cell of the subsequent discharge.
На фит.. 1 изображена принципиальна схема одного разр да Л-разр дного сдвигающего регистра; на -фиг. 2 - управл ющие (ф и Ф2 тактовые импульсы и Тактовые импульсыFit 1 shows a schematic diagram of a single bit L-bit shift register; on -fig. 2 - control (f and f2 clock pulses and clock pulses
дл питани фз и 94) предлагаемого регистра. Разр д Л -разр дного сдвигающего регистра состоит из двух одинаковых триггерных чеек 1 и 2, кажда из которых содержит два двухэмиттерных транзистора 3 и 4 с перекрестными св з ми,, переключающие транзисторы 5 и 6, коллекторы которых подключены к резисторам 7 и 8. Передача информации происходит с помощью управл ющих тактовых импульсов ф1 и ф2, которые подаютс соответственно по шинам 9 и 10. Изменение величин токов при переходе из режима хранени в режим передачи информации осуществл етс путем использовани тактовых импульсов питани фз и ф4, ирилол ;енных соответственно кfor power supply, and 94) the proposed register. The L-bit discharge shift register consists of two identical trigger cells 1 and 2, each of which contains two two-emitter transistors 3 and 4 with cross-links, switching transistors 5 and 6, whose collectors are connected to resistors 7 and 8. The information is transmitted using the control clock pulses f1 and f2, which are supplied via buses 9 and 10, respectively. The change in current values during the transition from the storage mode to the information transfer mode is performed by using the power clock pulses fz F4, irilol; ennyh respectively to
щинам 11 и 12.women 11 and 12.
Сдвигающий регистр работает следующим образом.The shift register works as follows.
Пусть к щине управл ющих тактовых импульсов 9 прилол ен низкий уровень потенциала ( чейка 1 работает в режиме хранени инLet a low potential level be applied to the control clock pulse 9 (cell 1 operates in the storage mode
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1907688A SU444249A1 (en) | 1973-04-12 | 1973-04-12 | -Display shift register |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1907688A SU444249A1 (en) | 1973-04-12 | 1973-04-12 | -Display shift register |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU444249A1 true SU444249A1 (en) | 1974-09-25 |
Family
ID=20549518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1907688A SU444249A1 (en) | 1973-04-12 | 1973-04-12 | -Display shift register |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU444249A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4168540A (en) * | 1977-09-07 | 1979-09-18 | Siemens Aktiengesellschaft | Register building block with series connected cells to save dissipation loss |
-
1973
- 1973-04-12 SU SU1907688A patent/SU444249A1/en active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4168540A (en) * | 1977-09-07 | 1979-09-18 | Siemens Aktiengesellschaft | Register building block with series connected cells to save dissipation loss |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3446989A (en) | Multiple level logic circuitry | |
| GB1418083A (en) | Logic circuit arrangement using insulated gate field effect transistors | |
| SU444249A1 (en) | -Display shift register | |
| JPS5286049A (en) | Semiconductor switch | |
| SU1026289A1 (en) | Reversive multivibrator | |
| SU818014A1 (en) | Pulse distributor | |
| JPS6453611A (en) | Driver circuit | |
| SU1064478A1 (en) | Scaling decade | |
| SU479154A1 (en) | Shift register with pulse power | |
| SU402066A1 (en) | REGISTER OF SHIFT | |
| SU1261083A1 (en) | Multistable flip-flop | |
| SU411644A1 (en) | ||
| SU721797A1 (en) | Comparator | |
| SU447761A1 (en) | One-shift shift register | |
| SU1152086A1 (en) | Emitter-coupled logic circuit | |
| SU790115A1 (en) | Bridge-type pulse generator | |
| SU1195427A1 (en) | Ternary bridge flip-flop | |
| SU794723A1 (en) | Clocked d-trigger | |
| SU645280A1 (en) | Transistor logic element-based inverter | |
| SU796776A1 (en) | Logic probe with digital reading-out | |
| SU1378049A1 (en) | Majority element | |
| SU369721A1 (en) | 0SOOT | |
| SU868836A1 (en) | Storage cell for shift register | |
| SU612284A1 (en) | Shift register | |
| SU841105A1 (en) | Unipolar-to-pulse converter |