SU794723A1 - Clocked d-trigger - Google Patents
Clocked d-trigger Download PDFInfo
- Publication number
- SU794723A1 SU794723A1 SU792710439A SU2710439A SU794723A1 SU 794723 A1 SU794723 A1 SU 794723A1 SU 792710439 A SU792710439 A SU 792710439A SU 2710439 A SU2710439 A SU 2710439A SU 794723 A1 SU794723 A1 SU 794723A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- trigger
- transistors
- potential
- base
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
тор одного из транзисторов второго управл ющего дифференциального каскада соединен с эмиттерами транзисторов переключател тока, коллектор другого - со вторым эмиттером первого транзистора переключател тока, базы транзисторов второго управл ющего дифференциального каскада соединены с входами второго информационного сигнала V, а эмиттеры соединены с источником посто нного тока.The torus of one of the transistors of the second control differential cascade is connected to the emitters of the current switch transistors, the collector of the other is connected to the second emitter of the first transistor of the current switch, the bases of the transistors of the second control differential cascade are connected to the inputs of the second information signal V, and the emitters are connected to a direct current source .
На чертеже представлен предложенный D-тритгер, пр нципнальна схема.The drawing shows the proposed D-tritger, the principle scheme.
Триггер содержит бистабильный элемент на транзисторах 1 и 2, эмиттеры которых соединены между собой, а коллекторы через резисторы 3 R 4 соединены с источником 5 питани ; управл ющий дифференциальный каскад на транзисторах 6 и 7, коллекторы которых соединены соответственно с коллекторами транзисторов бистабильного элемента, а базы - с парафазными входами информационного сигнала D; переключатель тока на транзисторах 8 и 9, коллекторы которых соединены соответственно с эмиттерами транзисторов бистабильного элемента и эмиттерами транзисторов управл ющего дифференциального каскада, а базы подключены к генераторам 10 и // тактовых импульсов; второй управл ющий дифференциальный каскад на транзисторах 12 и 13; коллектор транзистора 12 соединен с объединенными эмиттерами переключател тока, а коллектор транзистора 13 соединен со вторым эмиттером транзистора 9, базы соединены с парафазными входами информационного сигнала V, а эмиттеры соединены между собой и с источником .14 посто нного тока. Вывод 15 вл етс пр мым выходом триггера Q, вывод 16 - инверсным выходом Q.The trigger contains a bistable element on transistors 1 and 2, the emitters of which are interconnected, and the collectors through resistors 3 R 4 are connected to the source 5 of the power supply; a control differential cascade on transistors 6 and 7, the collectors of which are connected respectively to the collectors of the transistors of the bistable element, and the bases to the paraphase inputs of the information signal D; a current switch on transistors 8 and 9, the collectors of which are connected respectively to the emitters of the transistors of the bistable element and the emitters of the transistors of the control differential stage, and the bases are connected to the generators 10 and // clock pulses; a second control differential stage on transistors 12 and 13; the collector of transistor 12 is connected to the combined emitters of the current switch, and the collector of transistor 13 is connected to the second emitter of transistor 9, the bases are connected to the paraphase inputs of the information signal V, and the emitters are connected to each other and to the dc source .14. Pin 15 is the forward output of flip-flop Q, and pin 16 is the inverse of Q.
Триггер работает следующим образом.The trigger works as follows.
Когда потенциал базы транзистора 13 выше потенциала базы транзистора 13, что соответствует сигналу, равному нулю, ток источника 14 протекает через транзисторы и Р в бистабильный элемент, в результате чего потенциалы на выходах 15 и 16 триггера не мен ютс , т. е. он находитс в режиме хранени и :не :реагирует иа сигнал D и тактовые имлульсы С (10 н .When the potential of the base of the transistor 13 is higher than the potential of the base of the transistor 13, which corresponds to a signal equal to zero, the current of source 14 flows through the transistors and P into a bistable element, as a result of which the potentials at the outputs 15 and 16 of the trigger do not change, i.e. in the storage mode and: not: reacts to the signal D and the clock pulses C (10 n.
Когда потенциал базы транзистора 12 выше потенциала базы транзистора 13, что соответствует сигналу, равному единице, ток источника 14 протекает через транзистор 12, и триггер работает аналогично Dтриггеру .When the potential of the base of the transistor 12 is higher than the potential of the base of the transistor 13, which corresponds to a signal equal to one, the current of the source 14 flows through the transistor 12, and the trigger works similarly to the D trigger.
При поступлении тактового импульса, что соответствует сигналу С, равному единице , потенциал базы транзистора 5 выще потенциала базы транзистора 9, и ток протекает в управл ющий дифференциальный каскад. Если потенциал базы транзистора 6 выще потенциала базы транзистора 7, что соответствует сигналу D, равному единице,When a clock pulse arrives, which corresponds to a C signal equal to one, the potential of the base of transistor 5 is higher than the potential of the base of transistor 9, and the current flows into the control differential cascade. If the base potential of transistor 6 is higher than the base potential of transistor 7, which corresponds to the signal D equal to one,
ток протекает через транзистор 6 и резистор 3, в результате чего потенциал на выходе 16 будет низким, а на выходе 15 высоким , т. е. на выходе триггера Q - единица. Если потенциал базы транзистора 6 ниже потенциала базы транзистора 7, что соответствует сигналу D, равному нулю, ток протекает через транзистор 7 и резистор 4, в результате чего потенциал на выходе 16 будет высоким, а на выходе 15 низким, т.е. на выходе триггера Q - нуль.the current flows through the transistor 6 and the resistor 3, with the result that the potential at the output 16 will be low and the output 15 high, i.e. at the output of the trigger Q - unit. If the potential of the base of the transistor 6 is lower than the potential of the base of the transistor 7, which corresponds to the signal D equal to zero, the current flows through the transistor 7 and the resistor 4, with the result that the potential at the output 16 is high and the output 15 is low, i.e. at the output of the trigger Q - zero.
После окончани тактового импульса, что соответствует сигналу С, равному нулю , ток с источника 14 через транзисторы 12 и 9 протекает в бистабильную чейку, и триггер хранит информацию.After the clock pulse, which corresponds to the signal C, equal to zero, the current from source 14 through transistors 12 and 9 flows into a bistable cell, and the trigger stores information.
Расщирение функциональных возможностей D-триггера достигаетс за счет введени дополнительного управл ющего дифференциального каскада, состо щего из двух транзисторов и двухэмиттерного транзистора в переключатель тока с указанными выше св з ми, что позвол ет Д-триггеруThe D-flip-flop functionality is achieved by introducing an additional control differential cascade consisting of two transistors and a two-emitter transistor into the current switch with the above connections, which allows the D-flip-flop
выполн ть функции D-К-тритгера.perform the functions of a D-K-trigger.
Создание триггера, выполн ющего функции D-У-триггера, позвол ет значительно сократить чИСло элементов при разработке регистров последовательного приближени в интегральном исполнении, что дает возможность повысить процент выхода годных приборов и увеличить надежность интегральных схем.The creation of a trigger that performs the functions of a D-U trigger allows a significant reduction in the number of elements in the development of sequential approximation registers in an integrated design, which makes it possible to increase the percentage of output devices and increase the reliability of integrated circuits.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792710439A SU794723A1 (en) | 1979-01-09 | 1979-01-09 | Clocked d-trigger |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792710439A SU794723A1 (en) | 1979-01-09 | 1979-01-09 | Clocked d-trigger |
Publications (1)
Publication Number | Publication Date |
---|---|
SU794723A1 true SU794723A1 (en) | 1981-01-07 |
Family
ID=20804243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792710439A SU794723A1 (en) | 1979-01-09 | 1979-01-09 | Clocked d-trigger |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU794723A1 (en) |
-
1979
- 1979-01-09 SU SU792710439A patent/SU794723A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3446989A (en) | Multiple level logic circuitry | |
ATE84165T1 (en) | LOGICAL CIRCUIT WITH LINKED MULTIPORT FLIP FLOPS. | |
US4585957A (en) | Diode load emitter coupled logic circuits | |
US3795822A (en) | Multiemitter coupled logic gate | |
SU794723A1 (en) | Clocked d-trigger | |
US3424928A (en) | Clocked r-s flip-flop | |
US4056736A (en) | Injection logic arrangements | |
US6271701B1 (en) | Resetting flip-flop structures and methods for high-rate trigger generation and event monitoring | |
SU1027802A1 (en) | D-flip flop | |
SU444249A1 (en) | -Display shift register | |
SU587607A1 (en) | Cycle-controlled flip-flop | |
US4277698A (en) | Delay type flip-flop | |
SU1660135A1 (en) | Flip-flop | |
SU1011025A1 (en) | Signal level converter | |
SU1012426A1 (en) | Bridge flip-flop | |
SU930594A1 (en) | Square-wave pulse generator | |
SU830579A1 (en) | Shift register | |
SU731563A1 (en) | Flip-flop | |
SU868836A1 (en) | Storage cell for shift register | |
JP2861226B2 (en) | Clock signal output circuit | |
SU1026289A1 (en) | Reversive multivibrator | |
SU900412A1 (en) | Current element with arresting trigger | |
SU1599970A1 (en) | D flip-flop | |
JP2953859B2 (en) | Delay flip-flop circuit with reset | |
SU832725A1 (en) | Micropower logic and-or /and-or-not element |