SU587607A1 - Cycle-controlled flip-flop - Google Patents

Cycle-controlled flip-flop

Info

Publication number
SU587607A1
SU587607A1 SU762347939A SU2347939A SU587607A1 SU 587607 A1 SU587607 A1 SU 587607A1 SU 762347939 A SU762347939 A SU 762347939A SU 2347939 A SU2347939 A SU 2347939A SU 587607 A1 SU587607 A1 SU 587607A1
Authority
SU
USSR - Soviet Union
Prior art keywords
flop
transistors
cycle
source
emitters
Prior art date
Application number
SU762347939A
Other languages
Russian (ru)
Inventor
Юрий Павлович Иванов
Original Assignee
Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт filed Critical Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт
Priority to SU762347939A priority Critical patent/SU587607A1/en
Application granted granted Critical
Publication of SU587607A1 publication Critical patent/SU587607A1/en

Links

Landscapes

  • Static Random-Access Memory (AREA)

Description

Изобретение относитс  к импульсной технике. Известен тактируемый Д-триггер, сос то щий из управл ющего вентил  с инфор мационным входом Д, запоминающего вентил , переключател  тока с тактовьм уходом, источника посто нного тока и источника опорных напр жений I;l3 . Недостатки этого триггера - больша  потребл ема  мощность и сложность. Наиболее близок к предлагаемому тактируемый Д-триггер, содержащий бистабильный элемент на двух транзисторах , эмиттеры которых соединены между собой, а коллекторы через резисторы соединены с источником питани ,управл ющий транзистор, коллектор которого соединен с коллектором одного из тран зисторов бистабильного элемента,а база соединена с источником входных импульсов , переключатель тока на двух транзисторах,, коллекторы которых соединены соответственно с эмиттерами транзисторов бистабильного элемента и управл ющего транзистора.базы подключены к генераторам тактовых импуль сов, а эмиттеры соединены между собой и с источником посто нного тока 2. Этот триггер недостаточно устойчив против помех. Цель изобретени  - повышение помехоустойчивости-достигаетс  тем, что в тактируемом Д-триггере, содержащем бистабильный элемент на двух транзисторах , эмиттеры которых соединены между собой, а коллекторы через резисторы соединены с источником пи тани , |управл ющий транзистор, коллектор которого соединен с коллектором одного из транзисторов бистабильного элемента, а база соединена с источником входных импульсов, переключатель тока на двух транзисторах, коллекторы которых соединены соответственно с эмиттерами транзисторов бистабильного элемента и управл ющего транзистора , базы подключены к генераторам тактовых импульсов, а эмиттеры соединены между собой и с источником посто нного тока, дополнительный эмиттер второго транзистора бистабильного элемента соединен с эмиттером управл ющего транзистора. Принципиальна  электрическа  схема описываемого триггера приведена на чертеже. Триггер содержит бистабильный элемент . на транзисторах 1, -2, резисторы 3, 4, управл ющий транзистор 5, пе- 1реключатель тока на транзисторах 6, 7,The invention relates to a pulse technique. A clocked D-flip-flop is known, which is connected from a control valve with an information input D, a memory valve, a current switch with a switching time, a direct current source, and a source of reference voltages I; l3. The disadvantages of this trigger are high power consumption and complexity. Closest to the proposed clocked D-flip-flop containing a bistable element on two transistors, the emitters of which are interconnected, and the collectors are connected via resistors to the power supply, the control transistor, the collector of which is connected to the collector of one of the transistors of the bistable element, and the base is connected with the source of input pulses, the current switch on two transistors, whose collectors are connected respectively to the emitters of the transistors of the bistable element and the control transistor .bazy connected to the clock generators momenta and emitters connected together and to a source of d.c. 2. This trigger is not sufficiently resistant to interference. The purpose of the invention is to increase the noise immunity-achieved by the fact that in a clocked D-flip-flop containing a bistable element on two transistors, the emitters of which are interconnected, and the collectors are connected via resistors to a power source, the control transistor, whose collector is connected to one collector from the transistors of the bistable element, and the base is connected to the source of input pulses, the current switch on two transistors, the collectors of which are connected respectively to the emitters of the transistors bistable th element and the control transistor base connected to the clock generator, and the emitters connected together and to a source of DC power, an additional emitter of the second transistor of the bistable element is connected to the emitter of the control transistor. The principal electrical circuit of the described trigger is shown in the drawing. The trigger contains a bistable element. on transistors 1, -2, resistors 3, 4, control transistor 5, cross current switch on transistors 6, 7,

SU762347939A 1976-04-14 1976-04-14 Cycle-controlled flip-flop SU587607A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762347939A SU587607A1 (en) 1976-04-14 1976-04-14 Cycle-controlled flip-flop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762347939A SU587607A1 (en) 1976-04-14 1976-04-14 Cycle-controlled flip-flop

Publications (1)

Publication Number Publication Date
SU587607A1 true SU587607A1 (en) 1978-01-05

Family

ID=20657003

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762347939A SU587607A1 (en) 1976-04-14 1976-04-14 Cycle-controlled flip-flop

Country Status (1)

Country Link
SU (1) SU587607A1 (en)

Similar Documents

Publication Publication Date Title
KR850006235A (en) Latch circuit
SU587607A1 (en) Cycle-controlled flip-flop
SU752490A1 (en) Three-cycle shift register
JPS6453611A (en) Driver circuit
SU847493A1 (en) Flip-flop with dynamic representation of information
SU451195A1 (en) Logical element
SU391741A1 (en) FORMAL NEURON
SU651467A1 (en) Current pulse shaper
SU661723A1 (en) Pulse generator
SU794723A1 (en) Clocked d-trigger
SU720708A1 (en) Ramp oscillator
SU661804A1 (en) Inverter
SU930594A1 (en) Square-wave pulse generator
SU537442A1 (en) Square pulse generator
SU366534A1 (en) VOLTAGE TRANSFORMER
SU1008889A1 (en) One-shot multivibrator
SU1175027A1 (en) Transistor switch
SU560324A1 (en) Odnovibrator
SU646425A1 (en) Flip-flop with power supply breaker
SU790115A1 (en) Bridge-type pulse generator
SU905992A1 (en) Sawtooth voltage generator
SU570989A1 (en) Pulse generator
KR930006135Y1 (en) Circuit for generating electric pulses
SU731563A1 (en) Flip-flop
SU830637A1 (en) Pulse generator