SU402009A1 - INTEGRO-DIFFERENTIATING DEVICE - Google Patents
INTEGRO-DIFFERENTIATING DEVICEInfo
- Publication number
- SU402009A1 SU402009A1 SU1723280A SU1723280A SU402009A1 SU 402009 A1 SU402009 A1 SU 402009A1 SU 1723280 A SU1723280 A SU 1723280A SU 1723280 A SU1723280 A SU 1723280A SU 402009 A1 SU402009 A1 SU 402009A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- reversible
- time
- function
- integro
- vector
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
Description
II
Изобретение относитс к области вычислительной техники.This invention relates to the field of computing.
Известно интегро-диффереыцирующее устройство , содержащее обратимые сумматоры.A integro-differentiating device containing reversible adders is known.
Недостатком устройства вл етс невысока точность.The disadvantage of the device is low accuracy.
Предложенное устройство отличаетс тем, что оно .содержит последовательно соединенные инвертор и линию задержки,, через которые входные (выходные) шины устройства подключены к одним из входов каждого, последуюш .его обратимого сумматора, другие входы которого соединены соответственно с входными и выходными шинами устройства и выходом предыдущего обратимого сумматора.The proposed device is characterized in that it comprises a series-connected inverter and a delay line through which the device input (output) buses are connected to one of the inputs of each, subsequent to its reversible adder, the other inputs of which are connected respectively to the device input and output buses and the output of the previous reversible adder.
Это позволило повысить точность устройства .This has improved the accuracy of the device.
Схема предлагаемого устройства дл случа трех обратимых сумматоров приведена на чертеже.The scheme of the proposed device for the case of three reversible adders is shown in the drawing.
Устройство состоит из обратимых сумматоров 1-3, инверторов 4-6 и линий задержки 7-9.The device consists of reversible adders 1-3, inverters 4-6 and delay lines 7-9.
В общем случае число обратимых сумматоров , инверторов и линий задержки соответствует т, где т - число разр дов исходно независимой переменнойIn the general case, the number of reversible adders, inverters, and delay lines corresponds to m, where m is the number of bits of the initially independent variable
KI Хц . . . Хц . . . Xim,KI Hc. . . Hc . . Xim,
представленной в виде векторов напр жений, моделирующих соответствующие разр ды:represented as voltage vectors simulating the corresponding bits:
f/, f/H . . . i/H . . . f/,™.f /, f / h. . . i / h. . . f /, ™.
Общее уравнение предлагаемого устройства выгл дит следующим образом: Л, + А,1 + Д-Й 0,The general equation of the proposed device is as follows: L, + A, 1 + DI 0,
где At - вектор напр жений на щинах а; вwhere At is the stress vector in the widens of a; at
момент времени /; Af- -вектор напр жений на шинах С,- вmoment of time /; Af- - voltage vector on tires C, - in
момент времени t - ft; Bt - вектор напр л ений на щинах &,time t - ft; Bt - vector of tensions in women &
в момент времени /;at time /;
/г - шаг изменени функции, подаваемой на щины а,-, если необходимо получить на шинах Ь, функцию, равную производной от входной. Если подавать исходную функцию на шины bi, то на шинах а; будут получены компоненты вектора машинной переменной , равной интегралу от исходной. Следует отметить, что шаг изменени функции Л также может задаватьс в обшем случае /п-разр дным числом, соответствующие разр ды которого набираютс с помощью основных двухполюсников в обратимом сумматоре по схеме умножени вектора напр жепий на посто нный коэффициент./ g is the step of changing the function supplied to the a, -, if it is necessary to obtain on tires b, a function equal to the derivative of the input. If you submit the original function to the bi bus, then on the tires a; components of the machine variable vector equal to the integral of the original one will be obtained. It should be noted that the step of changing the function A can also be specified in the general case / n-bit number, the corresponding bits of which are dialed using the basic two-terminal network in a reversible adder according to the multiplication vector of the voltage vector by a constant coefficient.
Вектор напр жений на шинах «С; в момент времени /-/г создаетс с помощью линий задержки , подключенных входами к шинам и;, осуществл ющих задержку на такт, равный /г. Инвертор служнт дл согласовани знака в основном уравнении предлагаемого устройства .Voltage vector on tires “С; at the time instant, / - / g is created using delay lines connected by inputs to the buses and ;, delaying per cycle equal to / g. The inverter is a servant for matching the sign in the basic equation of the proposed device.
На шины di подаютс компоненты вектора переноса из младшего разр да в старший, вырабатываемые из напр жени сброса в обратимых сумматорах младших разр дов.The tires di are supplied with the components of the transfer vector from the low bit to the high bit, produced from the reset voltage in the reversible low bit accumulators.
В целом устройство позвол ет производить обратимую операцию поразр дпого иптегродифферепцировани с учетом межразр дных св зей по уравнению, имеюн1ему вид дл случа интегрировани :In general, the device allows one to perform a reversible operation of the second and hybrid differentiation, taking into account the interdigit connections by the equation, which is used for the integration case:
7,(Г,)7, (G,)
и дл случа дифференцировани :and for the case of differentiation:
„1 h „1 h
где Yt - инверсное значение функции, равной значению интеграла от исходной в момент времени t;where Yt is the inverse value of the function equal to the value of the integral of the original at time t;
YI I-значение функции, равной зиачениюYI I-value of equal function
интеграла в момент времени /-/г; Xt - значение исходной функции в моментintegral at time / - / g; Xt - the value of the original function at the time
времеии /;time /;
Xt- i-значение исходной функции в момент времени /-h;Xt is the i-value of the original function at the time instant / -h;
h-шаг изменени исходной функции; X - инверсное значение функции, равной значению производной от исходной в момент времени t.h-step change of the original function; X is the inverse value of the function equal to the value of the derivative of the original at time t.
Предмет изобретени Subject invention
Ннтегро-дифференцирующее устройство, содержаи1 ,ее обратимые сумматоры, отличающеес тем, что, с целью новьппени точности, оно содержит последовательно соединенные инвертор и линию задержки, через которые входные (выходные) шины устройства подключены к одним из входов каждого последующего обратимого сумматора, другие входы которого соединены соответственно с входными и выходными шинами устройства и выходом предыдущего обратимого сумматора.An integral differentiating device containing its reversible adders, characterized in that, for the purpose of new precision, it contains an inverter connected in series and a delay line through which the device input (output) buses are connected to one of the inputs of each subsequent reversible adder, other inputs which are connected respectively with the input and output tires of the device and the output of the previous reversible adder.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1723280A SU402009A1 (en) | 1971-12-10 | 1971-12-10 | INTEGRO-DIFFERENTIATING DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1723280A SU402009A1 (en) | 1971-12-10 | 1971-12-10 | INTEGRO-DIFFERENTIATING DEVICE |
Publications (1)
Publication Number | Publication Date |
---|---|
SU402009A1 true SU402009A1 (en) | 1973-10-12 |
Family
ID=20495705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1723280A SU402009A1 (en) | 1971-12-10 | 1971-12-10 | INTEGRO-DIFFERENTIATING DEVICE |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU402009A1 (en) |
-
1971
- 1971-12-10 SU SU1723280A patent/SU402009A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wall | Resolutions for extensions of groups | |
SU402009A1 (en) | INTEGRO-DIFFERENTIATING DEVICE | |
SU491129A1 (en) | Device for raising binary numbers to the third degree | |
SU658695A1 (en) | Static converter phase control arrangement | |
JPH0371331A (en) | Multiplier | |
SU384187A1 (en) | UNIVERSAL MULTIPLE ELEMENT | |
SU370611A1 (en) | STEP LINE EXTRA-PLANTATOR | |
SU541170A1 (en) | Multiplier | |
SU739566A1 (en) | Digital integrator | |
SU1259286A1 (en) | Device for solving algebraic equations | |
SU541168A1 (en) | Device for raising binary numbers to the power | |
SU373733A1 (en) | YSESOYUPN '- ^ -' V g • '• - ^' ^ 1 '• •• • | |
SU451019A1 (en) | Phase shifter | |
SU824201A1 (en) | Device for adding in redundancy binary notation | |
SU1272310A1 (en) | Linear interpolator | |
SU1465882A1 (en) | Inverse value computing device | |
SU404095A1 (en) | DIFFERENTIATING DEVICE | |
SU453692A1 (en) | ||
SU392494A1 (en) | I ALL-UNION | j; rn -: - fVi | O.TF) inHMFnMMAvtorsRaditelKievsk expedition of the Ukrainian scientific research geological instituteSHSJiHOTEKA | |
SU1151956A1 (en) | Squaring device | |
SU612249A1 (en) | Stochastic digital function generator | |
SU717754A1 (en) | Binary-decimal-to-binary number converter | |
SU1640688A1 (en) | Random nambers generator | |
SU627474A1 (en) | Multiplication arrangement | |
SU640290A1 (en) | Square rooting arrangement |