SU400045A1 - Приемное устройство цикловой синхронизации - Google Patents

Description

1

Изобретение относитс  к электросв зи и может быть использовано, например, в аппаратуре с импульспо-кодовой модул цией и временным делением каналов.

Известны приемные устройства цикловой синхронизации, содержащие дешифратор синхронизирующей комбинации (СК), выход которого подключен к одному из входов ключа непосредственно, а ко второму входу - через накопитель, причем выход ключа подсоединен к одному из входов счетчика цикла синхронизации , который, в свою очередь, управл ет ключом и накопителем.

Однако в известных устройствах наблюдаетс  потер  синхронизации при возникновении небольших дискретных фазовых сдвигов относительно истинного положени  синхронизма, что ведет к снижению достоверности передаваемых сообщений.

Целью изобретени   вл етс  повышение достоверности передаваемых сообщений.

Дл  этого дополнительный выход счетчика цикла синхронизации подключен ко входу блока формировани  временных позиций, п выходов которого соответственно через схемы «И подсоединены к блоку изменени  коэффициента делени , управл ющему счетчиком цикла синхронизации, кроме того, выход накопител  дополнительно подключен к блоку формировани  временных позиций, а выход дешифратора СК - к общему входу схем «И. Изобретение по снено чертежами. На фиг. 1 приведена функциональна  блоксхема устройства; на фиг. 2 - временна  диаграмма , по сн юща  его работу.

Приемное устройство цикловой синхронизации дл  цифровых систем св зи содержит дешифратор 1 СК, ключ 2, счетчик 3 цикла синхронизации , накопитель 4, блок 5 формировани  временных позиций, блок 6 изменени  коэффициентов делени  и схемы «И 7 (п схем). Устройство работает следующим образом.

Прин тый сигнал поступает на дешифратор 1 СК, на выходе которого по вл етс  отклнк вс кий раз, когда на его входе по вл етс  комбинаци  типа СК. В режиме поиска первый же отклик дешифратора 1 СК замыкает

ключ 2, который с этого момента начинает пропускать последовательность тактовых импульсов на вход счетчика 3, отсчитываюшего интервал времени, равный циклу синхронизации . По окончании этого интервала времени

импульсом со счетчика 3 ключ 2 размыкаетс , и если в этот момент с дешифратора 1 СК отклика не по витс , то ключ 2 остаетс  разомкнутым до по влени  последующего отклика . При этом тактовые импульсы в течсние этого промежутка времени на счетчик 3 не поступают, т. е. происходит смещение момента замыкани  ключа 2 относительно временного положени  в цикле синхронизации первого отклика. Такой процесс протекает до установлени  синхронизма, когда отклик с дешифратора 1 СК начнет по вл тьс  регул рно в каждом цикле синхронизации. При этом момент размыкани  ключа 2 опережает момент его замыкани  на долю периода тактовой -частоты так, что последовательность тактовых импульсов будет поступать на счетчик 3 непрерывно.

Импульсом со счетчика 3 по времени, совпадающему с моментом по влени  отклика с дешифратора I СК, производитс  анализ регул рности следовани  отклика в каждом цикле синхронизации и по поступлении на этой позиции а откликов в а последовательных циклах синхронизации включаетс  накопитель 4, блокирующий ключ 2 в замкнутом состо нии . При этом синхронизм не будет нарушен, если в р последовательных циклах посылки СК будут сбиты. Одновременно с включением накопител  4 включаетс  блок 5 формировани . Максимальное число дискретных сдвигов , корректируемых в течение времени, пока накопитель 4 остаетс  во включенном состо нии , зависит от длины песдвигаемой СК и определ етс  по формуле

-.

где   - число дискретных сдвигов, Y - длина несдвигаемой СК.

В соответствии с возможным числом дискретных фазовых сдвигов выбираетс  число схем «И, фиксирующих по вление сдвига на одной из возможных позиций.

Рассмотрим работу узла коррекции дл  случа , когда п 7, при помощи временной диаграммы (см. фиг. 2).

На фиг. 2а и 6 приведено временное положение СК и импульса, контролирующего момент окончани  СК и вырабатываемого счетчиком 3 в режиме синхронизма до по влени  фазового сдвига.

На фиг. 2 с, d, k, е, i, т приведены возможные положени  СК при сдвиге на одну, две и три тактовые позиции соответственно влево и вправо от первоначального положени  синхронизма .

На фиг. 2 d, f, h, j, I, n приведены импульсы , формируемые блоком 5 формировани  временных позиций, поступающие на соответствующие схемы «И 7.

При по влении отклика с дешифратора 1 СК, совпадающего по времени с одной из выделенных позиций (по вление сдвига относительно первоначального состо ни  синхронизма ), блок 6 изменени  коэффициентов делени 

измен ет величину коэффициента делени  счетчика 3. При сдвиге СК вправо коэффициент делени  увеличиваетс , а при сдвиге влево - уменьшаетс  в соответствии с величиной сдвига по влени  СК в групповом сигнале относительно импульсной позиции (см. фиг. 2Ь). На фиг. 26 приведены тактовые позиции , в которых может по вл тьс  СК.

Предмет изобретени 

Приемное устройство цикловой синхронизации дл  цифровых систем св зи, содержащее дешифратор синхронизирующей комбинации

(СК), выход которого подключен к одному из входов ключа непосредственно, а ко второму входу - через накопитель, причем выход ключа подсоединен к одному из входов счетчика цикла синхронизации, который, в свою очередь , управл ет ключом и накопителем, отличающеес  тем, что, с целью повышени  достоверности передаваемых сообщений, дополнительный выход счетчика цикла синхронизации подключен ко входу блока формировани 

временных позиций, п выходов которого соответственно через схемы «И подсоединены к блоку изменени  коэффициента делени , управл ющему счетчиком цикла синхронизации, кроме того, выход накопител  дополнительно

подключен к блоку формировани  временных позиций, а выход дешифратора СК - к общему входу схем «И.

- Нн(рормсщи.онныв

Ри.г 1

Ш |5|Л7Г

тось/лки

ЮШШЗЖш.

9. А

пшшжш:

.MimiSLsMnL

П.

|7Т2Т5Г |5-ТоТ7|

Z