SU389515A1 - Интегрирующее устройство - Google Patents
Интегрирующее устройствоInfo
- Publication number
- SU389515A1 SU389515A1 SU1631292A SU1631292A SU389515A1 SU 389515 A1 SU389515 A1 SU 389515A1 SU 1631292 A SU1631292 A SU 1631292A SU 1631292 A SU1631292 A SU 1631292A SU 389515 A1 SU389515 A1 SU 389515A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- voltage
- valve
- integrating
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1
Изобретение относитс к вычислительной технике.
Устройст-во может быть использовано как в электронных вычислительных машинах, так и в различных устройствах автоматики дл интегрировани в течение длительного времени некоторой входной информации, представленной в виде напр жени синусоидальной или а-налоговой фopJмы.
Известно интегрирующее устройство, содержащее интегрирующий усилитель с коЯлЧенсатором в цепи обратной св зи, .пороговый элемент , выход которого подключен к .коммутатору И ко входу запоминающего преобразовател , -сумматор, блок вычитани и управл емые с выхода коммутатора вентили.
Дл данного устройства характерны невозможность вьтолйеии долговременного интегрировани синусоидального входного сигнала , низка точность результата интегрировани , .вызванна значительным временем раврйда Нако.пительного конденсатора интегрирующего усилител ; невысока надежность и узка область применени .
Цель изобретени - повышение точности долговременного интегрировани и надежности работы устройства.
Предлагаемое устройство отличаетс тем, что источник входного ситналв лодключен ко входу интегрирующего уоилител через поS
следовательно соединенные лреобразойатёль пол рности и входные управл емые вентили, выход усилител -- ко вхоДу одного выходного управл емого вентил непосредственно и 5 через блок вычитани - ко входу другого выходного управл емого вентил ; выходы вентилей объединены и соединены с оДним из входов порогового элемента и -сумматора, другой вход noporoBOiro элемента и вход блока вычитани подключены к источнику опорного напр жени .
На фиг. 1 .представлена блок-схема .предлагаемого устройства; на фиг. 2 -- функц.иоиальна схе.ма; на фиг. 3 (а, б, в, г) - виды
5 сигналов в отдельны;х точках схемы (на фиг. 3,й нредставлен вид изменени входного сигнапа, на фиг. 3,6 - график изменени напр жени на выходе преобразовател , а на фиг. 3, в, г - 1В11ДЫ иЗ менени напр жени на
0 входе и выходе порогового устройства).
На фиг. 3,а ра-ссматриваетс случай синусоидального входного сигнала, вл ющийс наиболее характерным видом сигнала дл многих датчико:в производительностей.
5 Предлагаемое интегрирующее устройство {фиг. 1) состоит из преобразовател пол рности /, на одном из выходов которого удерживаетс всегда положительна пол рность сигна а , а на другом - отрицательна ; входных
0 управл емых вентилей 2 а 3, интегр1ирующего
усилител 4, на выход которого подключены выходные управл емые вентпли 6 и 7, причем вентиль 6 подключен непосредственно, а вентиль 7 - через блок вычитани 5; .порогового элемента 8, выход которого юдключеи к ком,мутатОру 9, содержащему статичесК||111 триггер « две схемы бло,ков согласован и (фиг. 2), и ко .входу за,поминаюи.1,его .преоб разовател электротшото сигнала в аналоговое нап р жение 10. Последний содержит ло три чейки двоично-дес тич-ных декадных счетчиков и (которые обладают свойством не разрушать иакопленной ««формации прИ выключении питающего напр жени ) и цифро-аналоговых преобразователей 12.
Кроме того, интегрирующее устройство содержит инвертор 13 дл нивертироваии полЯ .р«ост1И управл ющего сигнала дл входного вентил 2, блок цифровой индикации 14 с дешифраторами 15 и цифровыми иидикаторами 16, блок запуска 17, сумматор 18, клеммы 19 дл вывода результатов интегрировани двоично-дес тичного числа « клеммы 20 дл вывода результата в виде аналогового напр жени .
В исходном состо нии, когда включены источиики питавИЯ, «ажатием на .кнолку К (фиг. 2) с блока запуска 17 «а блок запоминающего преобразовател 10 лодают имлульс сброса и уста«авл1ивают на нуль счетчики 11; соответственно на выходах устройства (клеммы 19 ц 20) также устанавлнваютс нули.
Интегрирующий усилитель 4 запускаетс также от блока 17, дл чего необходимо однократное нажатие ла кнолку Kz (фиг. 2). При заиуске устройства: на выходе блока 17 формирзютс однов-ременно два сигнала. Один из них в виде электрического имлульса подаетс «а коммутатор 9, л «а его выходах образуютс два сигнала, удерживающие вентили 2 и 6 в открытом состо нии, а вентИли гЗ и 7 - в закрытом. По другому сигналу с выхода блока запуска /7 электромагнитное реле РО раз мыкает cBoii нормально закрытый контакт 1Ро в обратной «в зи интегрирующего усилител 4, а с помощью контакта 2Ро нереходит на самоблокировку (фиг. 2). С этого момента интегрирующее устройство начинает функционировать.
Следовательно, iB начальный момент fo и«тегрирующнй усилитель 4 интегрирует положительную составл ющую входного сигнала, поступающего с одного .из выходов блока /. Пройд через отпертый вентиль 2, сигнал подаетс «а ВХОД Интегрирующего усилител .
Сигнал интегрировани отрицательной лол риости с выхода блока 4 через отырытый вентиль 6 лодаетс на вход лорогового элемента 8; здесь он сравниваетс с олорным напр жением Vn лоложительиой -пол рности.
Посто нное опорное напр жение попадает на вход блока вычитани 5, на другой вход которОГО подаетс интегрирующее напр жение отрицательной пол рности. В блоке 5 интегрирующее напр жение вычитаетс из
порогового. Результирующее цалр жение поступает Иа вход вентил - 7, но лоскольку в данный лериод вентиль 7 закрыт, на вход лороговОГО элемента 8 оно не Лэладает. Когда нротивопол рные наир жеин .L/,,- (фиг. 3, fl) станов тс одинаковыми, на выходе порогового элемента 8 образуетс имлулыс счета (фиг. 3,г), который одновременно поступает на вход ком-мутатора 9 и
вход запомипающего лреобразовател 10.
Под действием имлульса «а блок 9 пол рность улравл юнлих сигналов «а его выходах измен етс ; следовательно, закрываютс вентили 2 и 6 И открываютс вентили 3 и 7. В адомент лереключени ве1ггПлей напр жени L,, и Unuf на входе блока 5 станов тс нулю. Напр жение Иа выходе того же блока также равно нулю. Переключением вентилей 2, 3, 6, 7 на вход интегрирующего усилител
4 Через открытый вентиль 3 подаетс входное налр жение отрицательной пол рности. Пол рность интегрирующего напр жени на выхОДе блока 4 мен етс (начинаст уменьшатьс «аколленный отрицательный сигнал). Соответственно на выходе блока вычитани 5 (фиг. 2) иачинает постепенно расти отрицательное Напр жение, которое через открытый вентиль 7 подаетс па вход лорогового элемента S. Таким образом «обратный ход ироцесса интегрировани преобразуетс в «пр мой .
Это лреобразование лроисходнт с помощью активного разр да конденсатора (лодразумеваетс разр д конденсатора токОМ, вызван:иым лротиволол рным входным напр жением ), при котором в Момент полного разр да (нулевое нанр жение на выходе интегрирующего усилител ) нара стающее напр жение на входе Порогового элемента снова достигает
норогового уровн , так как на входе блока вычитани 5, в качестве которого используетс операционный усилитель, работающий в режиме суммировани с одновременным инвертированием знака входного налр жеии , мен ющеес интегрирующее напр жение отрица:тельной лол рности лосто нно вычитаетс из опорного Un, вл ющегос лороговым налр жением лоложительной пол рностн, которое одновременно поДаетс на вход порОГового
элемента 8. В перИод «обратного хода процесса интегрировани вентиль 7, лодкл Оченный на выходе блока вычитани 5, находитс в открытом состо нии, н результирующее иапр жение подаетс на другой вход порогового
элемента 8.
Следовательно, леременна составл юща ступенчатОГО интегрировани , выдаваема интегрирующим усилителем 4 одновременно на вход порОГового элемента 8 и на один из входов сумматора 18, каждый раз, достигнув уровн лорогового налр жени -i-U, скачкообразно сбрасЫВаетс на «нуль. Врем сбрасывани на «нуль определ етс лродолжительностью переключени электронных вентилей , в результате чего практически устран етс погрешность интегрировани , вызванна потерей входной ипформа;ции во врем каждого очередного сброса на «нуль интегрирующего усилител 4.
Вид изменени переменной соста вл ющей долгоеремеииого иитегрировани 1ИЗ0б;ражен на фиг. 3, в.
Импульсы счета с выхода Норогового элемента 8 (фиг. 3, г) поступают таиоке на вход запоминающего преобразовател 10, где считываютс с помощью двоичнО-дес тичных счетчиков //, н, с одной стороны, через дешифраторы /5 инд цируютс цифровыми «ндккаторамп 16, а, с другой стороды, с помош .ью цифро-аналоговых лреобразосателей 12 преобразуетс в аналоговое На1пр жение.
Максимальное количество им.пульсов, которое можно записать в счетчиках 11 запоминающего устройства 10, соответствует дес тичному ч.ислу 999.
Питан е каждой чейки цифро-аналоговых преобразователей 12 одним стабилизированным этапоННым напр жением -t/g с последующим мас1птабирова1 ием и суммированием сигналов в блоке 18 улучшает услов1 работы электроиных ключей цифро-аналоговых преобразователей. Это существенно повышает точность работы цифро-аналоговых преобразователей 12 и тем самым всего интегрирующего устройства.
Таким образом, на входе блока 18 складываютс одновременно четыре составл ющих напр жени интегрировани , три из которых снимаютс с выходов блока 12, а одна - с выхода интегрирующего усилител 4 через
вентиль 6 в случае «пр мого хода процесса интегрировани и через блок вычитани 5 и вентиль 7 при «обратном ходе .процесса. Включение в депь обратной св зи олерационного усилител сумматора /5 конденсатора Со (фиг. 2) позвол ет добитьс доста точной нерциОНностн сумматора, что нес-бходимо дл устранени скачкси и разрывности процесса интегрироваНи . Это о-беснечивает
плавность изменени выходного нанр жепл .
Предмет изобретени
Интегрируюпдее устройство, содержащее
ИНтегрируюЩИЙ ус1 литель с конденсаторо.м в цени обратной св зи, пороговый элемент, выход которого подключе к ко ;мутатору л ко входу заномииающего преобразовател , сумматор , блок вычитани и управл емые с выхода коммутатора веити.и, отличаюк еес тем, что, с целью повышбНН точности долговре генного Интегрировани и надежности устройства , ИСТОЧНИК входного сигнала подключен ко входу гпгтегрнрующего усилител через
последовательно соединенные преобразлпатель нол рностп н входные управл емые вентили , .выход }сил те.;1 - ко в.ходу одного выходного yrlpaвл e :o,гo вент-ил непосредствешю и через бло.к вычитани - ко входу
другого выходного унравл емого вентил , выходы вентилей объеди ены и соединены с одним из входов порогового элемента и сумматора , другой вход порогового элемента и вход блока вычитани подключены к источнику
опорього напр жени .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1631292A SU389515A1 (ru) | 1971-02-23 | 1971-02-23 | Интегрирующее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1631292A SU389515A1 (ru) | 1971-02-23 | 1971-02-23 | Интегрирующее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU389515A1 true SU389515A1 (ru) | 1973-07-05 |
Family
ID=20468215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1631292A SU389515A1 (ru) | 1971-02-23 | 1971-02-23 | Интегрирующее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU389515A1 (ru) |
-
1971
- 1971-02-23 SU SU1631292A patent/SU389515A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IL36757A (en) | Method and apparatus for digital to analog conversion | |
SU389515A1 (ru) | Интегрирующее устройство | |
US4371850A (en) | High accuracy delta modulator | |
ES8605926A1 (es) | Montaje amplificador diferencial de corriente continua | |
US4661803A (en) | Analog/digital converter | |
SU947874A1 (ru) | Логарифмический аналого-цифровой преобразователь | |
SU436362A1 (ru) | Устройство для умножения и деления напряжений | |
SU815647A1 (ru) | Устройство дл определени параметровэКСТРЕМуМОВ | |
SU1166144A1 (ru) | Устройство дл интегрировани посто нного тока | |
SU739557A1 (ru) | Устройство дл возведени в степень | |
SU498625A1 (ru) | Интегратор | |
SU1130830A1 (ru) | Самонастраивающеес устройство управлени | |
SU877573A1 (ru) | Устройство дл моделировани квантовател по уровню | |
SU1185399A1 (ru) | Аналоговое запоминающее устройство | |
SU543983A1 (ru) | Аналоговое запоминающее устройство | |
SU442489A1 (ru) | Функциональный преобразователь напр жени посто нного тока в длительность периода колебаний с запоминанием | |
SU602954A1 (ru) | Множительно-интегрирующее устройство | |
SU705468A1 (ru) | Дискретный интегратор | |
SU758177A1 (ru) | Устройство для вычисления относительной разности двух напряжений постоянного тока 1 | |
SU771729A1 (ru) | Аналоговое запоминающее устройство | |
SU657605A1 (ru) | Нелинейный цифро-аналоговый преобразователь | |
SU842727A1 (ru) | Устройство дл регулировани расходажидКОСТи | |
SU1073707A1 (ru) | Цифровой вольтметр действующего значени | |
SU432527A1 (ru) | Множительно-делительное устройство | |
SU721828A1 (ru) | Множительно-делительное устройство |