SU842727A1 - Устройство дл регулировани расходажидКОСТи - Google Patents

Устройство дл регулировани расходажидКОСТи Download PDF

Info

Publication number
SU842727A1
SU842727A1 SU792790897A SU2790897A SU842727A1 SU 842727 A1 SU842727 A1 SU 842727A1 SU 792790897 A SU792790897 A SU 792790897A SU 2790897 A SU2790897 A SU 2790897A SU 842727 A1 SU842727 A1 SU 842727A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
signal
integrator
pulse
Prior art date
Application number
SU792790897A
Other languages
English (en)
Inventor
Алексей Алексеевич Егоров
Николай Иванович Котов
Николай Николаевич Устинов
Анатолий Викторович Хунцария
Original Assignee
Рязанское Специальное Конструкторскоебюро Научно-Производственного Объеди-Нения "Нефтехимавтоматика"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Рязанское Специальное Конструкторскоебюро Научно-Производственного Объеди-Нения "Нефтехимавтоматика" filed Critical Рязанское Специальное Конструкторскоебюро Научно-Производственного Объеди-Нения "Нефтехимавтоматика"
Priority to SU792790897A priority Critical patent/SU842727A1/ru
Application granted granted Critical
Publication of SU842727A1 publication Critical patent/SU842727A1/ru

Links

Landscapes

  • Feedback Control In General (AREA)

Description

(54;УСТРОЙСТВО дл  РЕГУЛИРОВАНИЯ РАСХОДА ЖИДКОСТИ
вый и второй коммутаторы к первому и второму входам интегратора,выход формровател  длительности импульсов соединен со вторым входом второго коммутатора , дополнительно введены блок пам ти, счетчик, третий коммутатор и дешифраторы, соединенные входами с выходами счетчика, причем выходы первого и второго дешифраторов подключены соответственно ко второму входу первого коммутатора и ко входу формировател  длительности импульсов, выходы третьего дешифратора соединены соответственно с первым входом блока пам ти и с nepBbJM входом третьего ком мутатора, второй вход которого св зан с выходом четвертого дешифратора, тре тий вход - с выходом интегратора и со вторым входом блока пам ти, а выход с третьим входом интегратора, выход блока пам ти подключен ко входу формировател  управл ющего сигнала, а вход счетчика - к выходу расходомера.
На чертеже представлена блок- схема предлагаемого устройства.
Устройство содержит установленные в трубопроводе 1 расходомер 2 и исполнительный механизм 3, св занный с выходом формировател  4 управл ющего сигнала, источники 5 и 6 опорных (положительного и отрицательного} напр жений , первый и второй коммутаторы 7 и 8, интегратор 9, формирователь 10 длительности импульсов, соединейный своим выходом со входом .второго коммутатора 8, треТий коммутатор 11, бло 12 пам ти, соединенный входом с выходом . интегратора 9, а выходом - со входом формировател  4, счетчик 13, соединенный своим входом с расходомером 2, .четыре дешифратора 14-17.
Блок 12 представл ет собой циклически последовательно соединенные друг с другом сумматор, релейный элемент с парлфазным выходом, коммутационный элемент и интегратор, обраэу101дие релейный а,статический след щий контур. Выход блока 12 - выход интегратора . Первый вход блока 12 - вход сумматора, назадействованный при соединении элементов контура. Второй вход блока i 2 - вход коммутационного элемента. При воздействии управл ющего сигнала на вход коммутационного элемента последний замыкаетс , отрица тельна  обратна  св зь в упом нутом контуре также замыкаетс  - начинаетс  отслеживание входного сигнала по первому входу блока 12. По прошествии
1 некоторого времени устанавливаютс  устойчивые автоколебани  - запись входного сигнала блока 12 завершена. При сн тии управл ющего сигнала коммутационный элемент разрывает контур и на интеграторе остаетс  сигнал  вл ющийс  входным сигналом блока 12, который теперь работает в режиме пам ти.
Устройство работает следующим образом
Импульсы с расходомера 2 поступают на вход счетчика 13, соединенного своими выходами первого и второго разр дов с дешифраторами 14-17 состо ний этих разр дов. На выходах дешифраторов 14-17 образуютс  пр моугольные импульсы, последовательно сдвинутые во времени на период следовани  импульсов с расходомера 2 с длительност ми, равными упом нутым периодам следовани .
Импульс с выхода дешифратора I4 подключает источник 5 через первый коммутатор 7 к первому входу интегратора 9 (начальное состо ние интегратора нулевое и обеспечиваетс  при по влении импульса на .выходе дешифратора 1 т). Сигнал на выходе интегратор
9начинает нарастать. В режиме, близком к установившемус  режиму регулировани , когда ошибка.рассогласовани  не слишком больша , амплитуда выходного сигнала интегратора 9
в конце действи  импульса с дешифратора 14 приблизительно посто нна дл  любой уставки задающего сигнала с-источника 5.
Это происходит потому, что скорость нарастани  выходного сигнала суммирующего интегратора 9 пр мо пропорциональна сигналу задани  ,с источника 5 и обратно пропорциональна частоте следовани  импульсов с расходомера 2. I
По окончании импульса с выхода
дешифратора 14 возникает импульс с выхода дешифратора ,15, который  вл етс  запускающим.дл  формировател  10 генерирующего импульс длительности, несколько меньшей минимально возможного периода следовани  импульсов с расходомера 2.Импульс с формировател

Claims (2)

10подключает через второй коммутатор 8 источник 6 ко второму входу интегратора 9. Поскольку сигнал с источника 6 имеет посто нную амплитуду и противоположен по знаку сигнала с источника 5, выходной сигнал интегратора 9 уменьшаетс  с посто нной ск ростью. В конце действи  импульса с формировател  10, длительность котор го несколько меньше длительности импульса с дешифратора 15(что компенси руетс  несколько большей амплитудой сигнала, чем максимальный сигнал с источника 5), на выходе интегратора 9 образуетс  сигнал, пропорциональный текущей относительной ошибке рассогласовани . Знак сигнала с выхода интегратора 9 будет положительный, есл частота следовани , импульсов с рас-ходомера 2 меньше заданной, определ емой задающим сигналом с источника .5. Если упом нута  .частота следовани  больше за.данной, то знак сигнала с выхода интегра.тора 9 будет отрицательным . .По окончании импульса с выхода дешифратора 15 возникает импульс с выхода дешифратора 16, который воздействует на второй вход блока 12. Блок 12 начинает отслеживать запоминать выходной сигнал с интегра тора 9. Параметры блока 12 выбираютс таким образом, чтобы при минимальной длительности импульса с дешнфратора 16 переходный процесс отслежи вани -запоминани  заканчивалс . Во врем  действи  импульсов с выходов дешифраторов 14,15 и 7 блок 12 работает в режиме пам ти, на его выходе по вл етс  посто нный запомненный сигнал. По окончании импульса с: выхода . дешифра:тора 16 возникает имп.ульс с выхода дешифратора 17,который чере третий коммутатор 11 обнул ет интегратор 9. Устройство готово к выработке нового сигнала ошибки рассогласовани . Циклы работы устройства повтор ютс . Сигнал с выхода блока 12  вл етс  входным сигналом формировател  4, который должен быть таким, чтобы при его положительном входном сигнале . частота следовани  импульсов с рас- ходомера 2 увеличивалась. В противопо-д ложной ситуации, .когда входной сигнал формировател  4 отрицат§льный, частота следовани  импульсов с расходомера 2 должна уме.йьшатьс . В качестве формировател  4 может быть использован, например, блок, реализующий алгоритм управлени  системы с переменной структурой, поскольку сигнал с выхода блока 12 содержит необходимую информацию о состо л НИИ объекта регулировани . В каждом четвертом периоде следовани , импульсов с расходомера 2 сигнал в блоке 12 обновл етс , информаци  о состо нии объекта регулировани  выдел етс  в темпе, близком к предельному. Кроме того, огибающа  сигнала ошибки рассогласовани  искажаетс  значительно меньше, поскольку сглаживание происходит только за счет выборки одного из четырех периодов следовани  импульсов с расходомера 2, что существенно меньше чем, например , при сглаживании разности асинхронных, стандартизированных по площади импульсов. Приблизительное посто нство амплитуды выходного сигнала интегратора 9 в режиме, близком к установившемус  режиму регулировани , позвол ет полностью использовать точностные возможности устройства, поскольку параметры устройства могут быть выбраны таким образом , чтобы эта амплитуда была близкой к границе рабочего диапазона интегратора 9. При таком построении устройства амплитуда сигнала ошибки рассогласований значительно больше, что облегчает обработку управл ющей информации . Формула изобретени  Устройство дл -регулировани  расхода жидкости, содержащее установленные в трубопроводе расходомер и исполнительный механизм, св занный с . ВЫХОД.ОМ формировател  управл ющего сигнала, источники опорных напр жений , подключенные соответственно через первый и второй коммутаторы к перво- . му и второму-входам интегратора, выход формировател  длительности импульсов соединен со вторым входом второго коммутатора, отличающее с   тем, что, с целью повьш1ени  точности устройства, оно содержит блок пам ти, счетчик, третий коммутатор и дешифраторы, соединенные входами с выходами счетчика, причем выходы первого и второго дешифратоторов подключены соответственно ко второму входу -первого коммутатрра и ко входу формировател  длительности импульсов, выходы третьего дешифратора соединены соответственно с первым входом блока пам ти и с первым входом третьего коммутатора, второй вход которого св зан с выходом четвертого дешифратора, третий вход - с выходом интегратора и со вторым входом блока пам ти, а, выход с третьим входом интегратора, выход блока пам ти по;а;ключен ко входу фор
27278
мировател  управл ющего сигнала, а
вход счетчика - к выходу расходомера, Источники информации,
прин тые во вниман1 е при экспертизе 5 1. Авторское свидетельство СССР
№ 373705, кл. G 05Р 11./13, 1972.
2. Авторское свидетельство СССР
366458, кл. Q 05В 7703, 1971
.прототип).
SU792790897A 1979-07-04 1979-07-04 Устройство дл регулировани расходажидКОСТи SU842727A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792790897A SU842727A1 (ru) 1979-07-04 1979-07-04 Устройство дл регулировани расходажидКОСТи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792790897A SU842727A1 (ru) 1979-07-04 1979-07-04 Устройство дл регулировани расходажидКОСТи

Publications (1)

Publication Number Publication Date
SU842727A1 true SU842727A1 (ru) 1981-06-30

Family

ID=20838304

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792790897A SU842727A1 (ru) 1979-07-04 1979-07-04 Устройство дл регулировани расходажидКОСТи

Country Status (1)

Country Link
SU (1) SU842727A1 (ru)

Similar Documents

Publication Publication Date Title
SU842727A1 (ru) Устройство дл регулировани расходажидКОСТи
US2701328A (en) Antihunt means for electric motor follow-up systems
US3264459A (en) Analog computers for forming the integral of one variable with respect to another variable
US3459053A (en) Analog accelerometer having a digital output signal
US3805137A (en) Sampled signal servo control system
SU739553A1 (ru) Множительно-делительное устройство
US4862074A (en) Polyphase volt-hour indicating circuit
SU894668A1 (ru) Релейна система автоматического регулировани
SU1215092A1 (ru) Устройство дл определени коэффициентов статистической линеаризации нелинейных динамических систем
SU905826A1 (ru) Синусно-косинусный преобразователь
SU760034A1 (ru) Устройство для про1 следящим 1
SU586483A1 (ru) Генератор псевдослучайных сигналов
SU892686A1 (ru) Устройство дл задержки импульсов
SU798726A1 (ru) Цифрова след ща система управлени пЕРЕМЕщЕНиЕМ Об'ЕКТА
SU741231A1 (ru) Система управлени
SU1265735A1 (ru) Цифровой регулируемый преобразователь напр жени
SU922736A1 (ru) Генератор случайной импульсной последовательности
SU960888A1 (ru) Устройство компенсации посто нной составл ющей фотоэлектрического датчика
SU845247A1 (ru) Устройство дл управлени вентильнымпРЕОбРАзОВАТЕлЕМ
SU976452A1 (ru) Дифференцирующее устройство
SU932611A1 (ru) Частотно-импульсный модул тор
SU1603508A1 (ru) Устройство дл управлени тиристорным преобразователем частоты
SU526856A1 (ru) Способ управлени системой с нелинейной коррекцией
SU1256170A1 (ru) Формирователь синусоидального сигнала
SU725185A2 (ru) Устройство дл управлени шаговым двигателем