SU388298A1 - Л\агнитное оперативное запоминающее устройство - Google Patents

Л\агнитное оперативное запоминающее устройство

Info

Publication number
SU388298A1
SU388298A1 SU1646102A SU1646102A SU388298A1 SU 388298 A1 SU388298 A1 SU 388298A1 SU 1646102 A SU1646102 A SU 1646102A SU 1646102 A SU1646102 A SU 1646102A SU 388298 A1 SU388298 A1 SU 388298A1
Authority
SU
USSR - Soviet Union
Prior art keywords
address
register
cores
cells
replacement
Prior art date
Application number
SU1646102A
Other languages
English (en)
Inventor
В. П. Давыдов П. Шкулин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1646102A priority Critical patent/SU388298A1/ru
Application granted granted Critical
Publication of SU388298A1 publication Critical patent/SU388298A1/ru

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

1
Изобретение относитс  к запоминающим устройствам.
Известно магнитное онеративное запоминающее устройство, содержащее накопитель, выход которого подключен к входу регистра регенерации, а вход- к выходу дещифратора, входы которого подсоединены к выходам регистра адреса, и блок управлени .
Предлагаемое устройство отличаетс  от известного тем, что в него введен блок воестановлени  адреса, входы которого соединены с выходами регистра регенерации, а выходы-с входом регистра адреса, выходы разр дов регистра регенерации, соответствующие признаку неисправности, соединены с блоком управлени .
Это позвол ет иовысить иадежность работы устройства.
iia чертеже показана блок-схема магнитного оперативного запоминающего устройства .
Устройство содержит регистр / адреса, выходы которого соединены с входами дешифратора 2, накопитель 3, выход которого подключен к входу регистра 4 регенерации, блок 5 иосстановленн  адреса. Выходы разр дов 6 регистра -/ регенерации, соответствующие признаку неисправности, соединены с блоком управлени  (на чертеже не показан). Кажда  неисправна   чейка матр1Н1Ы иаконнтел 
3 разделена на группы, в каждой из которых сердечники прощиты обмотками согласио адресу этой  чейки.
Накопитель нодготаг лиг.а1от к работе по следующей методике.
Накопитель, состо щн из матриц, имеющих иеисправпые  чейки, разбивают на две зоны. Общее число  чеек накопител  )авно /1; нерва  зона этого наконитсл  со.аерж.чт число  чеек В, втора  - С, ирнчем Л Б+С, где В - число  чеек накопител , к которым программист может непосредственно обращатьс , С - число  чеек резервной зоны, замещающей неиснравные  чейки в зоне В.
Неисправные  чейки могут быть li зоне В и в зоне С.
Например, пусть иакопитс.К) 1024  чейки. В среднем в группе матриц, комнле)тующих накопнтель, 150 неисправных  чеек, распределенных по всему массиву. )ведем разбивку на групп)1. Число  чеек эезервио11 зоны С должно быть бoльнJe 150. Примем , тогда
В А - С 1024 - 256 768. Допустим, В нмеют адреса от О до 767, а  чейюи С, следовательно, - от 767 до 1023. число разр дов накопител  - О. В не:иснравном числе удал етс  сердечник носледнего разр да. Каждому -неисправному ч.ис.чу . зоне В соответствует исправное в зоне С.
Например D 40, а Л 2 1024, где п - разр дность адреса накопител .
Пусть в зоне В неисправно число с адресом 217. Ему соответствует в зоне С исправное число с адресом 812. В неисправном числе удал етс  сердечник последнего разр да и сердечники в разр дах с 1 по 10, с 11 по 20, с 21 по 30 в соответствии с двоичным кодом адреса числа, замен ющего неисправное. В данном примере этот адрес равен 812, что в двоичном коде представл етс  как 1100101100.
Если в данном разр де адреса замен ющего числа «О, сердечник в числе, предлежащем замене, удал етс , если . Адрес замен ющего числа заноситс  в число, подлежащее замене трижды. Если в зоне чисел С какое-то число неисправно, переадресаци  на него не проводитс .
Рассмотрим последователыюсть действий с неисправными матрицами. Сначала комплектуютс  матрицы, составл ющие накопитель таким образом, чтобы в одном было не более одного нeиcпpaiвнoгo сердечника в одноименных разр дах трижды поБторевных адресов замены.
В данном примере из групп по три кольца 1, 11, 21; 2, 12, 22; ... 10, 20, 30 может быть неиспра .вно не более одного сердечника в каждой из троек. Удал ютс  сердечники в последнем разр де каждого из неисправных чисел и в каждом неисправно числе-сердечники в соответствии с двоичным адресом замен ющего числа. Замен ющий адрес повтор етс  трижды . Отсюда видно, что разр дность чисел D должна быть больше или равна З/г+1, где 1 - разр дность адреса замен ющего числа. Дл  накопител , в котором D- 3n-rl, методика не пpцмeни a.
Если в зоне С встречаютс  неисправные  чейки, переадресаци  к ним ие проводитс .
Така  методика подготовки неисправных матриц дана в предполол ении, что в устройстве восстановлени  адреса применены устройства «два из трех. Количество устройств «два из трех соответствует разр дности адреса . Отсюда и требование о том, что в неисправном числе может быть неисправно не более одного сердечника из трех, представл ющих собой один и тот же разр д адреса.
Если же в устройстве восстановлени  адреса использована группа схем «PI Л И с трем  входами, то методика несколько мен етс .
В неисправном числе удал ютс  пеисправпые сердечники, а затем сердечники в соответствии с адресом замены, как и ранее. При этом уже может быть неисправно два сердечника из трех, представл ющих собой один и тот же разр д адреса замены.
Если же в устройстве восстановлени  адреса применена группа схем «ИЛИ с двум  входами, то методика отличаетс  от первой из приведенных. В неисправном числе удал ютс  неисправные сердечники и сердечники в соответствии с адресом замены, однако адрес повтор етс  дважды, а не трижды, как ранее. При этом может быть неисправен одни сердечник из двух, представл ющих собой один и тот же разр д адреса замены. 5 Рассмотрим работу устройства при обранлении к исправным и неисправным  чейкам накопител .
Перед началом работы устройства необходимо во все  чейки накопител  записать код
0 «1 во все разр ды.
При обращении к исправной  чейке накопител  при считывании информации с последующим ее восстановлением устройство работает следующим образом.
5 В регистр адреса поступает адрес выбираемого числа. Дещнфратор расшифровывает его, и на выходе накопител  по вл етс  выбранное число, устанавливающее регистр регенерации в соответствии со своим двоичным
0 кодом.
Разр ды 6 используютс  как индикатор исцравлости выбираемой  чейки накопител  и как разр ды хранимого слова использоватьс  не могут.
Значени  («О или «1) признака неиспраг,ности поступают в блок управлени . Если значение разр да индикатора «I, то число исправно, выборка проведена верно.
0 Осуществл етс  регенераци  числа но его адресу.
Если число неиснравно, то сердечник последнего разр да числа удален и значение разр да-индикатора неисправности равно «О.
5 Значение признака неисправности поступает с выхода разр дов 6 в блок управлени . Блок управлени  расшифровывает значение этого нризнака. В регистре регенерации находитс  трижды или дважды повторенный ад0 Р числа, замен ющего данное, так как сердечники в данном числе были удалены по специальной программе и в весь массив накопител  перед началом работы были записаны «1. Некоторые разр ды эдреса могут быть
5 неверными из-за неисправности выбираемого числа.
Проводитс  регенераци  значени  выбранного слова, а затем - замена адреса слова.
0 Блок восстановлени  адреса обеспечивает восстановление адреса замены. Адрес замен ющей  чейки устанавливаетс  в регистре адреса. Проводитс  нова  выборка, и в регистре регенераци  оказываетс  искомое число.
5 При необходимости записать число в  чейку накопител  необходимо убедитьс , что данна   чейка исправна. В этом случае последовательность действий следующа . Выбираетс  число по адресу, по которому
0 необходимо записать число. Анализируетс  исправность числа. Если число исправно, оно записываетс  в  чейку по данному адресу.
Если число неисправно, происходит замена адреса. Далее провод т запись числа в заме-- щающую  чейку.
Предмет изобретени 
Магнитное оперативиое запоминающее устройство , содержащее накопитель, выход которого подключен к входу регистра регенерации , а вход - к выходу дещнфратора, входы которого подсоединены к выходам регистра -адреса, блок управлени , отличающеес  тем.
что, с целью повышени  надежности, оно содержнт блок восстановлени  адреса, входы которого соединены с выходами регистра регенерации , а выходы -с входом регистра адреса , выходы разр дов регистра регенерации, соответствующие признаку неисправности, соединены с блоком упоавлени .
r;;3tacu.-0 il79K.
SU1646102A 1971-04-19 1971-04-19 Л\агнитное оперативное запоминающее устройство SU388298A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1646102A SU388298A1 (ru) 1971-04-19 1971-04-19 Л\агнитное оперативное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1646102A SU388298A1 (ru) 1971-04-19 1971-04-19 Л\агнитное оперативное запоминающее устройство

Publications (1)

Publication Number Publication Date
SU388298A1 true SU388298A1 (ru) 1973-06-22

Family

ID=20472224

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1646102A SU388298A1 (ru) 1971-04-19 1971-04-19 Л\агнитное оперативное запоминающее устройство

Country Status (1)

Country Link
SU (1) SU388298A1 (ru)

Similar Documents

Publication Publication Date Title
SU692585A3 (ru) Многоуровневое запоминающее устройство
DE3751578T2 (de) Datenspeichersystem.
US4380811A (en) Programmable logic array with self correction of faults
US6694402B1 (en) Access control for a memory having a limited erasure frequency
US4255808A (en) Hard or soft cell failure differentiator
DE3128740C2 (ru)
US6794997B2 (en) Extending non-volatile memory endurance using data encoding
US3735105A (en) Error correcting system and method for monolithic memories
US4461001A (en) Deterministic permutation algorithm
US3986171A (en) Storage system comprising a main store and a buffer store
US4453248A (en) Fault alignment exclusion method to prevent realignment of previously paired memory defects
JPS6221143B2 (ru)
US5384749A (en) Circuit for the management of memory words
SU388298A1 (ru) Л\агнитное оперативное запоминающее устройство
CN117037884B (zh) 在存储阵列中使用的熔断器单元及其处理方法、存储阵列
SU476605A1 (ru) Запоминающее устройство с автономным контролем
SU1603440A1 (ru) Запоминающее устройство с обнаружением и исправлением ошибок
SU1566414A1 (ru) Оперативное запоминающее устройство с коррекцией ошибок
SU949721A1 (ru) Запоминающее устройство с самоконтролем
SU970480A1 (ru) Запоминающее устройство с самоконтролем
SU754485A1 (ru) Запоминающее устройство с автономным контролем
SU368647A1 (ru) Запоминающее устройство
SU1113855A2 (ru) Оперативное запоминающее устройство с автономным контролем
SU903990A1 (ru) Запоминающее устройство с автономным контролем
SU907582A1 (ru) Ассоциативное запоминающее устройство