SU387368A1 - RESERVED DEVICE - Google Patents
RESERVED DEVICEInfo
- Publication number
- SU387368A1 SU387368A1 SU1701304A SU1701304A SU387368A1 SU 387368 A1 SU387368 A1 SU 387368A1 SU 1701304 A SU1701304 A SU 1701304A SU 1701304 A SU1701304 A SU 1701304A SU 387368 A1 SU387368 A1 SU 387368A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- circuit
- generator
- output
- signal
- input
- Prior art date
Links
Description
1one
Изобретение относитс к автоматике и вычислительной технике.This invention relates to automation and computing.
Известны резервированные устройства, содержащие основной генератор, соединенный с интегрирующей схемой и схемой объединени сигналов, и резервный генератор.Redundant devices are known, comprising a main generator connected to an integrating circuit and a signal combining circuit, and a backup generator.
Однако в известных устройствах, в которых основной и резервный генераторы работают несинхронно, не устранена возможность сбо цифровых устройств при переходных процессах , вызванных отказом одного из генераторов .However, in known devices, in which the main and backup generators are not synchronous, the possibility of digital devices failing during transients caused by the failure of one of the generators has not been eliminated.
Многие цифровые устройства работают устойчиво при переходных процессах в цел х тактовой сИНхронизации, если при этом обеспечиваетс необходима длительность периода последовательности синхронизирующих импульсов в любом такте. Эта длительность периода импульсов синхронизации должна быть не менее длительности выполнени любой однотактной операции в цифровом устройстве.Many digital devices operate steadily during transients for clock synchronization, if this ensures the necessary duration of the period of the sequence of synchronizing pulses in any clock cycle. This duration of the synchronization pulse period must be at least the duration of the execution of any one-step operation in the digital device.
Целью изобретени вл етс повыщение надежности устройства.The aim of the invention is to increase the reliability of the device.
Дл этого в него введена схема вычитани первого импульса последовательности, запрещающий вход которой соединен с выходом интегрирующей схемы, сигнальный вход - с выходом резервного генератора, а выход - с соответствующим входом схемы объединени сигналов. Это позвол ет обеспечить необходимый характер переходного процесса в устройство при отказе одного из генераторов и устранить возможность сбо цифровых устройств по цеп м тактовой синхронизации.To do this, it introduces the subtraction circuit of the first pulse of the sequence, the prohibiting input of which is connected to the output of the integrating circuit, the signal input to the output of the backup generator, and the output to the corresponding input of the signal combining circuit. This allows one to ensure the necessary nature of the transient process in the device when one of the generators fails and to eliminate the possibility of digital devices failing via clock synchronization circuits.
На чертеже приведена блок-схема резервированного устройства.The drawing shows a block diagram of a redundant device.
Резервированное устройство состоит из основного генератора /, резервного генератора 2, интегрирующей схемы 3, схемы 4 вычитани первого импульса, схемы 5 объединени сигналов и нагрузки 6.The redundant device consists of a main generator /, a backup generator 2, an integrating circuit 3, a subtractor 4 of the first pulse, a signal combining circuit 5 and a load 6.
Выход основного генератора / через интегрирующую схему 3 соединен с запрещающимThe output of the main generator / through the integrating circuit 3 is connected to the prohibiting
входом схемы 4 вычитани первого импульса, другой вход которой соединен с выходом резервного генератора 2. Выходы основного генератора / и схемы 4 вычитани первого импульса через схему 5 подключены к нагрузке 6.the input of the subtracting circuit 4 of the first pulse, the other input of which is connected to the output of the backup generator 2. The outputs of the main generator / and the circuit 4 of subtracting the first pulse through the circuit 5 are connected to the load 6.
Устройство работает следующим образом. В обычном состо нии работают оба генератора /, 2 и сигнал с выхода основного генератора / поступает на интегрирующую схемуThe device works as follows. In the normal state, both oscillators /, 2 and the signal from the output of the main oscillator / are fed to the integrating circuit.
5 и через схему 5 на нагрузку 6. Управл ющий -потенциал с интегрирующей схемы 3 поступает на запрещающий вход схемы 4 вычитани первого импульса, запреща прохождение через нее сигнала резервного генератора 2.5 and through the circuit 5 to the load 6. The control-potential from the integrating circuit 3 is fed to the inhibitory input of the first pulse subtraction circuit 4, prohibiting the passage of the signal of the backup generator 2 through it.
При отказе генератора 2 сигнал основного генератора / на нагрузке не мен етс .If generator 2 fails, the signal of the main generator / on the load does not change.
При отказе генератора / снимаетс запрещающий сигнал, вырабатываемый интегрирзющей схемой 3, и сигнал резервного генератора 2 за исключением первого импульса проходит через схему 4 вычитани и схему 5 на нагрузку 6.If the generator fails, the inhibit signal generated by the integrated circuit 3 is removed, and the signal of the backup generator 2, with the exception of the first pulse, passes through the subtraction circuit 4 and circuit 5 to the load 6.
Предмет изобретени Subject invention
РезерВирова-нное устройство, содержащее основной генератор, соединенный с и-нтегрирующей схемой и схемой объединени сигналов , и резервный генератор, отличающеес . тем, что, с целью повышени надежности устройства , оно содержит схему вычитани первого имиульса последовательности, запрещающий вход кото-рой соединен с выходом И1нтегрирующей схемы, сигнальный вход - с выходом резервного генератора, а выход - с соответствующий входом схемы объединени сигналов.The reserve device contains a main generator connected to an integrating circuit and a signal combining circuit, and a standby generator different. In order to increase the reliability of the device, it contains a circuit for subtracting the first emulsion of the sequence, prohibiting the input of which is connected to the output of the I1 integrating circuit, the signal input to the output of the backup generator, and the output to the corresponding input of the signal combining circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1701304A SU387368A1 (en) | 1971-10-04 | 1971-10-04 | RESERVED DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1701304A SU387368A1 (en) | 1971-10-04 | 1971-10-04 | RESERVED DEVICE |
Publications (1)
Publication Number | Publication Date |
---|---|
SU387368A1 true SU387368A1 (en) | 1973-06-21 |
Family
ID=20489105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1701304A SU387368A1 (en) | 1971-10-04 | 1971-10-04 | RESERVED DEVICE |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU387368A1 (en) |
-
1971
- 1971-10-04 SU SU1701304A patent/SU387368A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3257546A (en) | Computer check test | |
SU387368A1 (en) | RESERVED DEVICE | |
GB1495689A (en) | Circuit arrangements for eliminating the effects of switch chatter | |
JP2846428B2 (en) | Logical comparison circuit | |
US3105955A (en) | Error checking device | |
US4337435A (en) | Digital phase sequence detector | |
GB1103520A (en) | Improvements in or relating to electric circuits comprising oscillators | |
SU471582A1 (en) | Pulse synchronization device | |
SU886246A2 (en) | Circular counter | |
SU361524A1 (en) | PULSE DISTRIBUTOR | |
SU511701A1 (en) | Redundant frequency divider | |
GB1136342A (en) | Clock pulse generators | |
SU1399744A1 (en) | Redundancy pulse shaper | |
KR100223116B1 (en) | State machine phaselock loop | |
SU488209A1 (en) | Redundant Clock Generator | |
SU758582A1 (en) | Redundancy pulse generator | |
SU422082A1 (en) | BACKUP TRIGGER | |
US3404344A (en) | Time measuring circuits | |
SU570055A1 (en) | Device for checking of circuits | |
SU392500A1 (en) | Bib ^ bk | |
SU424303A1 (en) | RESERVED PULSE GENERATOR | |
SU586457A1 (en) | Information-restorating device for a digital computer | |
SU565294A1 (en) | Device for synchronization of multichannel discrete system imput signals | |
SU805319A2 (en) | Redundancy device | |
SU387528A1 (en) | BACKUP TRIGGER |