SU511701A1 - Redundant frequency divider - Google Patents

Redundant frequency divider

Info

Publication number
SU511701A1
SU511701A1 SU2003394A SU2003394A SU511701A1 SU 511701 A1 SU511701 A1 SU 511701A1 SU 2003394 A SU2003394 A SU 2003394A SU 2003394 A SU2003394 A SU 2003394A SU 511701 A1 SU511701 A1 SU 511701A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
divider
signal
outputs
frequency
Prior art date
Application number
SU2003394A
Other languages
Russian (ru)
Inventor
Юрий Борисович Иванов
Евгений Михайлович Ильиных
Original Assignee
Предприятие П/Я А-1997
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1997 filed Critical Предприятие П/Я А-1997
Priority to SU2003394A priority Critical patent/SU511701A1/en
Application granted granted Critical
Publication of SU511701A1 publication Critical patent/SU511701A1/en

Links

Description

(54) РЕЗЕРВИРОВАННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ(54) RESERVATED FREQUENCY DELIVER

1one

Изобретение отниситс  к устройствам ДЛЯ контрол  работы делителей частоты, (Предназначенных дл  регистрации отказов : в двоичных делител х частоты, работающих от общего задающего генератора, .и исполь- эуемым, в частности, в резервированной электронной аппаратуре.The invention is not applied to devices for controlling the operation of frequency dividers, (Designed for registering failures: in binary frequency dividers, operating from a common master oscillator, and used, in particular, in redundant electronic equipment.

Известен резервированный делитель ча стоты, содержащий два триггерньгх делител  частоты, входы которых подключены ; к выходам генератора импульсов. : Однако известный делитель частоты не j обиадает достаточной надежностью, поскоЛь- ку ие позвол ет автоматически выдел ть и отключать неисправный узел.A redundant frequency divider is known, containing two trigger frequency dividers whose inputs are connected; to the outputs of the pulse generator. : However, the well-known frequency divider does not obiad with sufficient reliability, since it allows you to automatically select and disconnect the faulty node.

Целью изобретени   вл етс  повышение надежности устройства в работе. I Дл  этого в предлагаемый делитель введены два запоминающих блока и два устройства контрол , выходы которых подклю , чены через запоминающие блоки к нулевым входам трш геров делителей частоты, а - к пр мым и инверсным выходам триггеров делителей частоты. Устройство конт .рол  содержит два триггера и шесть эпе- , The aim of the invention is to increase the reliability of the device in operation. I To do this, two storage units and two control devices are introduced into the proposed divider, the outputs of which are connected through the storage units to the zero inputs of the frequency dividers, and to the direct and inverse outputs of the frequency dividers. The controle device contains two triggers and six epe-,

ментов совпадени , первые входы первого ; и четвертого из которых подключены к вареным выходам триггеров первого делитф ЛЯ частоты, вторьге входы - к инверсным ( выходам триггеров второго делител  частот, I Пе|звые входы второго и третьего элементйв I совпадени  подключены к пр мым выходам j . i триггеров первого делител  частоты, вто рые входы - к пр мым выходам триггеров 1 второго делител  частоты. При этом вьгхсН : ды первого и второго элементов совпадени|1 j соединены через первый триггер с первым,, входом п того элемента совпадени , выхо- : ды третьего и четвертого через второй j ; триггер - с Первым входом шестэго элвме№ j та совпадени , а вторые входы п того к j шестого элементов совпадени  подключены , соответственно, к выходам третьего и пер4 I вого элементов совпадени .cops match, first inputs of the first; and the fourth of which are connected to the boiled outputs of the triggers of the first frequency divider, the second inputs to the inverse (outputs of the triggers of the second frequency divider, I The first inputs of the second and third elements I coincide with the direct outputs of the first frequency divider, the second inputs are to the direct outputs of the triggers 1 of the second frequency divider. At the same time, the values of the first and second elements of the match | j; tr igger - with the First input of the sixth match and the same match, and the second inputs of the fifth to the j of the sixth match elements are connected, respectively, to the outputs of the third and first I elements of the match.

На чертеже представлена принципиальна  структурна  схема резервированного делител  частоты. Он содержит генератор импульсов 1, триггерные делители частоть 2 и 3, устройства контрол  4 и б, в кото4 рые вход т элементы совпадени  6-17,The drawing shows a schematic diagram of a redundant frequency divider. It contains a pulse generator 1, trigger dividers frequency 2 and 3, control devices 4 and b, in which elements of coincidence 6-17 enter,

триггеры 18-.21, и запоминающие блоки 22 и 23.triggers 18–21, and storage units 22 and 23.

В случае, если оба триггерных делкт© п  частоты 2 и 3 работают правильно, т.е сигналы на их вьжодах меншотхз  синхрон- но, то на выходе элементов совпадени  8 In the event that both trigger points 2 and 3 are working correctly, that is, the signals on their output lines are synchronous, then at the output of the elements coincidence 8

,и 13 периодически возникают сигналы, CHH, and 13 intermittently occur signals, CHH

эонный с пр мыми выходными сигналами триггеров делителей частоты 2 и Sj на выходе элементов совпадени  6   13 « СЕ нал, сиюфонный с инверсными вызсодныма сигналами триггеров депитапей частоты 2 и 3,aeon with direct output signals of triggers of frequency dividers 2 and Sj at the output of the elements of coincidence 6 13 "CE, siphonny with inverse output signals of triggers of frequency 2 and 3,

, Этими сигналами триггеры 18 и 19, ; 20 и 21 посто нно удерживаютс  в НИИ, в котором с их выходов на входы I элементов совпадени  10 к llj. 16 и 17 поступают запрещающие сигналы и, такшл образом, сигналы на выходе устройства контрол  4 и 5 отсутствуют, 1В случае отказа одного из триггерных делителей частоты 2 и 3 возможно воэ никновение следующих ситуаций, На пр мых выходах триггеров одного из делителей частоты устанавл гааетс  не« прерывный сигнал, на инверсных выходах - посто нное отсутствие сигнала ; В результате запинани  одного иэ триггеров делител  частоты 2 на пр мых выходах триггеров устанавливаетсй neisps рывны11: сигнал, а на инверсном выходе посто нное отсутствие сигнала При -этом другой делигель частоты 3 процо жает ра-« ботать нормально, , . В I , II , III тактах оба треттерньж делител  частоты продолжают работать кор 1мально, поэтому сишалы на вькодах элеме тов совпадени  , триггеров 18 и 19 i пр ностью .соответствуют тем же сйгна,чам Отказна  ситуаци  возникает на IV такте |Лри этом сигналы на выходах элементов совпадени  8 и 9 не измен ютс  и по этой причине сигнал на выходе чриггерр 19 отх;утствует, На выходе элемента совпадений Т Б Ilf Такте возникает сиг-нал, в то времн как на I выходе элемента совпадени  6 сигнал не шозникает, в результате чего триггер 18 и в IV Такте перебрасываетс  и на его вы ;ХОде возникает сигнал, отпирающий элемей совпадени  10, Теперь сигнал с выхода элемента сотвнадени  8 в V такте через элемент совпадени  Ю поступает на.выхо устройства контрол  4, индеитифициру  фак ; отказа делител . Непрерывный сигнал устанавпиваетс  на . инверсных выходах триггеров одного из де лителей частоты, а на пр мых выходах постокиное отсутствие сигнала., These signals trigger 18 and 19; 20 and 21 are constantly held at the scientific research institute, in which, from their outputs to the inputs I of the elements, there is a match of 10 to llj. 16 and 17 prohibit signals are received and so are no signals at the output of monitoring device 4 and 5, 1 In the event of a failure of one of the trigger frequency dividers 2 and 3, the following situations are possible, the forward outputs of the triggers of one of the frequency dividers are not set “Discontinuous signal; on inverse outputs, there is a constant absence of a signal; As a result of jamming one of the triggers of frequency divider 2 at the direct outputs of the triggers, the neisps of the junction 11 is set: the signal and the inverse output a permanent absence of the signal. With this other frequency converter 3, it works normally,,. In the 1st, 2nd, 3rd clock cycles, both the third-rate frequency divider continues to operate at 1m, so the dials on the codes for the coincidence items, the triggers 18 and 19 i are very simple. They correspond to the same signal, the fault situation on the fourth cycle | Lrit, the signals at the outputs the coincidence elements 8 and 9 do not change and for this reason the signal at the output of the chriggerr 19 oth, is lost; At the output of the coincidence element T B Ilf Takt, a signal occurs, while at the I output of the element of coincidence 6 the signal does not show, as a result what the trigger 18 and in the IV Tact is thrown on him About you; A signal appears that unlocks the coincidence element 10, Now the signal from the output of the element of cooperation 8 in step V through the coincidence element Yu arrives at the output of the control device 4, to the faq; failure divider. Continuous signal is set to. the inverse outputs of the triggers of one of the frequency dividers, and the direct outputs of the post-kine signal absence.

В этгзм случае работа делителей осушест влзетс  нормально, а отказна  ситуаци  возникает в III такте При этом сигналы на выходах элементов совпаден гй 6 и 7 не измеа ютой, а значит и сигнал на выходе триггера 18 продолжает отсутствовать,In this case, the operation of the dividers is normal, and the failure situation occurs in the third cycle. At the same time, the signals at the outputs of the elements are not the same for 6 and 7, and hence the signal at the output of the trigger 18 is still

На выходе же элемента совпадени  9 в III такте возвикает .сигнал, а на выходе эпемента соваддени  8 сигнал исчезает, в : результате чего триггер 19 перебрасывает |Сй Б этом такте, отпира  элемент совпаде1ш   11. Теперь з IV такте сигнал с вы хода эпемента совпадени  6 через элемент; 1 совпадений 11 поступает на выход устройсосто - 15 |ства контрол  4, так же идентифициру  факт отказа депителЯв Анапогй«.ко ПРОИСХОДИТ работа устройст- ва в спучае аалипанйй одного из триггеров другого делител  частоты. CvETHan на выходах триггероё одного iksi. делителей частоты начинает бозникать С . ударенной частотой« В атом случае отказиые ситуации воз . Нйкают соответственно на II и 111 тактах Возникновение сигнала на выходе уст ройства контрол  4, идентифицирующет о факт отказа делител , а обоих случа х обер-; печиваетс  не позднее, чем в начале сшедующего за отказной ситуацией такта т к же, как к в предыдущих случа х, Спедовательно, отказавший делитель будет отключен раквьше, чей возможен  од сигнапов, поскольку уже в начале так-й та, следующего за отказной .ситуацией, отказавший делитель будет отключен, в резуль- / тате чего воздашает ситуаци , в которой прохоходен1 е сигналов за аыход, устройства ;к.онтротш исключено, . Устройство дает ошибочную иде тифийацию отказавтаегр делител  только в спу-: 4as:f ,,;догда момент нечала удвоени  част , тыскгнела на вь53;одах делител  строго cei-i надеет с грани 5ей тактов,т.е. с моментом, тогда все Триггеры этого делител , кром Еоспвднегс},устанавливаютс  в О либо в 1..Одшжо, возможность возникновени  по- 1 -.  обной Ситуаций, особенно в многоразр дных лепите йж, чрезвычайно мала и равна: P-|n-.i; Ц - вероатность отказа одного из трйг; гёроБ делител ; vl- число разр дов делител . Фор мула изобретени  . --г ,. . .- . , -.-fci1 Резервированный делитель частоты, сойёржащий два триггернь х де и5гел  частоты , входы которых подключены к выхОг дам генератора импульсов, о т л и ч а io 1д и и с   тем,; что, с целью повышени At the output of the coincidence element 9, in the third cycle, the signal appears, and at the output of the coincidence 8 eponent, the signal disappears, and the result is that trigger 19 transfers | Cj B this clock, unlocking the coincidence element 11. Now, from the fourth clock signal, 6 through the element; 1 match 11 arrives at the output of the control device 4, as well as identifying the fact of the failure of the depot in Anapogy “.to the device WORKS in the case of triggering one of the triggers of the other frequency divider. CvETHan at the outputs of the trigger one iksi. frequency dividers begins to boznik. by the shock frequency “In an atom case, the failure situations are possible. Nykayut respectively on the II and 111 cycles The appearance of the signal at the output of the control device 4, identifies the fact of the failure of the divider, and in both cases the over- It is prepared no later than at the beginning of the tact that goes down after the negative situation, t to the same as in the previous cases. Consequently, the failed divider will be disabled by the signal, which is possible only once, since already at the beginning of the next one following the negative situation. , the failed divider will be turned off, as a result of which the situation in which the signals for the output and output devices go through is excluded; The device gives an erroneous idea of typing the refusal of the divider only in the middle of: 4as: f ,,; when the time had not doubled, it became ticked at 53; the divider strictly cei-i hopes from the verge of 5 cycles, i.e. with the moment, then all Triggers of this divider, chrome Yespwdnegs}, are set to O or 1. 1. As an option, the possibility of occurrence is 1-. Situations, especially in multi-bit sculptors, are extremely small and equal to: P- | n-.i; C - the probability of failure of one of the treg; GeroB divider; vl is the number of divider bits. Formula of the invention. - y, . .-. , -.- fci1 A redundant frequency divider that provides two trigger signals and five frequencies, the inputs of which are connected to the output of the pulse generator, which is io 1d and so; which, in order to increase

SU2003394A 1974-03-04 1974-03-04 Redundant frequency divider SU511701A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2003394A SU511701A1 (en) 1974-03-04 1974-03-04 Redundant frequency divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2003394A SU511701A1 (en) 1974-03-04 1974-03-04 Redundant frequency divider

Publications (1)

Publication Number Publication Date
SU511701A1 true SU511701A1 (en) 1976-04-25

Family

ID=20578024

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2003394A SU511701A1 (en) 1974-03-04 1974-03-04 Redundant frequency divider

Country Status (1)

Country Link
SU (1) SU511701A1 (en)

Similar Documents

Publication Publication Date Title
US4099668A (en) Monitoring circuit
US4031476A (en) Non-integer frequency divider having controllable error
US4306190A (en) Plural frequency signal generator
US3795872A (en) Protection scheme for clock signal recovery arrangement
US3940736A (en) Digital code monitor system
SU511701A1 (en) Redundant frequency divider
US4034352A (en) Phase control of clock and sync pulser
US3770897A (en) Frame synchronization system
US3999136A (en) Pulse repetition frequency detector
US4080575A (en) Electronic time signalling device
US3160821A (en) Synchronizing system for pulse sources
US3849733A (en) Interface apparatus for receiving and monitoring pilot signals which control a timing signal generator
US3766484A (en) Detection of cycle slippage between two signals
CA1085001A (en) Control pulse generators
US3215938A (en) Counter pulse monitoring and correction circuit
US3942125A (en) Digital repetition rate check circuit
SU1188869A1 (en) Device for tolerance checking of frequency
SU1361051A1 (en) Distributor of cyclic synchronized telecontrol system of railway objects with time-distributed channels
SU361524A1 (en) PULSE DISTRIBUTOR
SU657614A1 (en) Binary counter monitoring device
SU403076A1 (en) BINARY COUNTER
SU508936A1 (en) Counter with control device
SU617845A1 (en) Binary counter checking device
SU1372275A1 (en) Electronic self-monitoring clock
SU1084901A1 (en) Device for checking memory block