SU886246A2 - Circular counter - Google Patents
Circular counter Download PDFInfo
- Publication number
- SU886246A2 SU886246A2 SU792858759A SU2858759A SU886246A2 SU 886246 A2 SU886246 A2 SU 886246A2 SU 792858759 A SU792858759 A SU 792858759A SU 2858759 A SU2858759 A SU 2858759A SU 886246 A2 SU886246 A2 SU 886246A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- triggers
- counter
- input
- trigger
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54 ) КОЛЬЦЕВОЙ СЧЕТЧИК(54) RING COUNTER
Изобретение относитс к импульсной технике и может быть использовано в электротехнических вычислительных и радиотехнических устройствах, в частности в схемах управлени тиристорных инверторов. По основному авт. св. 834924 известен кольцевой счетчик, содержсцций, 2п триггеров, п+1 элементов ИЛИ, элемент ИЛИ-НЕ, мажоритарный элемент, заторможенный мультивибратор и п элементов И l. В известном устройстве при сбое кольцевого счетчика например при по влении на выходе нескольких единиц, запускаетс заторможенный мультивибратор , выходные импульсы которого уст ран ют сбой. Однако ложна информаци на выходе кольцевого счетчика сох ран етс в течение интервала времени необходимого дл запуска заторможенного мультивибратора, что недопустимо в некоторйх случа х, например при при менений счетчика в схемах управлени тиристорными инверторами. Цель изобретени - уменьшение веро тности по влени ложной информации . Поставленна цель достигаетс тем что в кольцевой счетчик, содержащий 2 п триггеров, п+1 элементов ИЛИ,элемент ИЛИ-НЕ, заторможенныймультивибратор , мажоритарный элемент и- п элементов И, выход 2;(-1-го триггера соединен совходом 2i-го триггера, а выход последнего триггера - со входом.первого,тактовые входы всех триггеров соединены со входом тактовых импульсов, а установочные входы с выходом заторможенного мультивибратора , первый и ВТОРОЙ входы t-ro элемента ИЛИ соединены с выходами 2i-i-ro ; и 2л -го триггеров, выходы первых п : элементов ИЛИ соединены со входами маг жоритарного элемента и элемента ЙЛЙНЕ , а выхода последних соединены со входами П4-1-ГО элемента ИЛИ, выход которого соединен со входом заторможенного мультивибратора, входы i-го элемента И соединены с выходами 2i-l-ro и триггера а выход - с третьим входом I-го элемента ИЛИ, введен многостабильный триггер, управл ющие входы которого соединены с соответствующими выходами триггеров счетчика, вход синхронизации - со входом тактовых импульсов, а выходами устройства; вл ютс выходы многостабильногс триггера.The invention relates to a pulse technique and can be used in electrical computing and radio devices, in particular, in thyristor inverter control circuits. According to the main author. St. 834924 is well-known for a ring counter, combining, 2n triggers, n + 1 elements OR, element OR-NOT, majority element, retarded multivibrator, and n elements AND l. In the known device, when a ring counter fails, for example, when several units appear at the output, a retarded multivibrator is started, the output pulses of which are set to fail. However, false information at the output of the ring counter remains unchanged for the time interval required for starting the retarded multivibrator, which is unacceptable in some cases, for example, when using the counter in thyristor inverter control circuits. The purpose of the invention is to reduce the likelihood of false information. The goal is achieved by the fact that in a ring counter containing 2 n triggers, n + 1 elements OR, element OR-NOT, inhibited multi-vibrator, majority element of n elements AND, output 2; (- 1st trigger is combined with 2i-second trigger and the output of the last trigger is with the input. The first clock inputs of all the triggers are connected to the input of clock pulses, and the setup inputs with the output of the braked multivibrator, the first and SECOND inputs of the t-ro element OR are connected to the outputs 2i-i-ro; and 2n - first triggers, outputs of the first n: elements OR The inputs with the inputs of the mag- nitive element and the YLINE element, and the outputs of the latter are connected to the inputs P4-1 of the OR element, the output of which is connected to the input of the retarded multivibrator, the inputs of the i-th element I are connected to the outputs 2i-l-ro and the trigger - with the third input of the I-th element OR, a multistable trigger has been introduced, the control inputs of which are connected to the corresponding outputs of the counter triggers, the synchronization input — with the input of clock pulses, and the device outputs; are outputs of multistable trigger.
На чертеже представлена структурна электрическа схема кольцевого счетчика при .The drawing shows a structural electrical circuit of a ring counter at.
Устройство содержит триггеры 1-6, элементы ИЛИ 7-10 мажоритарный элемент 11, элемент ИЛИ-НЕ 12, заторможенный мультивибратор 13, вход 14 тактовых импульсов, элементы И 1517 и многостабильный триггер 18. Устройство работает следующим образом.The device contains triggers 1-6, elements OR 7-10 major element 11, element OR-NOT 12, retarded multivibrator 13, input 14 clock pulses, elements AND 1517 and multistable trigger 18. The device works as follows.
При сбое устройства, т.е. при пропадании единиц на выходах всех триггеров 1-6 счетчика или при по влении единиц на выходах двух или более триггеров, на выходе логического элемента ИЛИ 10 по вл етс высоки потенциал, заторможенный мультивибратор 13 запускаетс , выходные импульсы послелнего устанавливают триггер 1 в единичное состо ние, а триггеры 2-6 - в нулевое, т.е. восстанавливаетс нормальна работа счетчика . При этом на выходах многостабильного триггера 18 до прихода на вход устройства следующего тактового импульса сохран етс информаци ,If the device fails, i.e. when units disappear at the outputs of all flip-flops 1-6 of the counter or when units appear at the outputs of two or more flip-flops, the potential OR 10 appears at high output, the retarded multivibrator 13 starts, the output pulses of the last set trigger 1 to one state , and triggers 2-6 - to zero, i.e. normal counter operation is restored. At the same time, at the outputs of the multistable trigger 18, information arrives before the next clock pulse arrives at the device input.
имеюща с на выходах триггеров счетчика до сбо .available at the outputs of the counter triggers to fail.
Высока помехозащищенность много .стабильных синхронизируемых триггеров позвол ет уменьшить веро тность по влени на выходах предлагаемого устройства ложной информации при сбое триггеров кольцевого счетчика.The high noise immunity of the multi-stable synchronized triggers reduces the probability of false information appearing on the outputs of the proposed device if the ring counter triggers fail.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792858759A SU886246A2 (en) | 1979-11-11 | 1979-11-11 | Circular counter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792858759A SU886246A2 (en) | 1979-11-11 | 1979-11-11 | Circular counter |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU834924 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU886246A2 true SU886246A2 (en) | 1981-11-30 |
Family
ID=20867548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792858759A SU886246A2 (en) | 1979-11-11 | 1979-11-11 | Circular counter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU886246A2 (en) |
-
1979
- 1979-11-11 SU SU792858759A patent/SU886246A2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU886246A2 (en) | Circular counter | |
GB1534053A (en) | Distinguishing valid from invalid transitions in a two level logic signal | |
ES485969A1 (en) | Test circuit for synchronously operating clock generators. | |
SU471582A1 (en) | Pulse synchronization device | |
SU1619387A1 (en) | Clocking device | |
SU553737A1 (en) | Sync device | |
SU834924A2 (en) | Circular counter | |
SU544957A1 (en) | Device for synchronizing random pulses | |
SU781801A1 (en) | Time-spaced pulse shaper | |
SU559420A1 (en) | Sync device | |
SU402143A1 (en) | DEVICE FOR SYNCHRONIZATION OF PULSES | |
SU604152A1 (en) | Arrangement for analysis of binary code combinations | |
SU758501A1 (en) | Pulse synchronizing device | |
SU970662A1 (en) | Single pulse discriminator | |
SU1112537A2 (en) | Random pulse generator | |
SU449441A1 (en) | Pulse selector for long and | |
SU1580535A2 (en) | Ternary counting device | |
JPS5451710A (en) | Bit phase synchronizing circuit | |
SU515267A1 (en) | Sync device | |
SU487457A1 (en) | Device for synchronizing pulse sequences | |
SU739721A1 (en) | Pulse timing device | |
SU801289A1 (en) | Cycle-wise synchronization device | |
SU790212A1 (en) | Pulse synchronizing device | |
SU439911A1 (en) | Pulse synchronization device | |
SU553754A1 (en) | Device for synchronizing pseudo-random signals |