SU402143A1

SU402143A1 - DEVICE FOR SYNCHRONIZATION OF PULSES

Info

Publication number: SU402143A1
Application number: SU1743770A
Authority: SU
Inventors: В. М. Васильев Г. П. Шаламов А. В. Пригула О. А. Раисов
Original assignee: Авторы изобретени витель
Priority date: 1972-01-24
Filing date: 1972-01-24
Publication date: 1973-10-12

Description

1one

Изобретение относитс к телемеханике и вычислительной технике.This invention relates to telemechanics and computing.

Известно устройство дл синхронизации импульсов , содержащее входной и выходной триггеры, триггер сброса, инвертор, схемы совпадени на потенциальных элементах и шины синхронизируемого сигнала и тактовых импульсов .A device for synchronizing pulses is known, comprising input and output triggers, a reset trigger, an inverter, matching circuits on potential elements, and a clock of the synchronizing signal and clock pulses.

Известное устройство может выдавать выходные имнульсы неопределенной длительности , немного меньшей длительности тактовых импульсов. При наличии на выходпой шине устройства кратковременных выбросов с частотой тактовых импульсов, т. е. при наличии ложного выходного сигнала, возможна потер информации.The known device can produce output impulses of indefinite duration, slightly shorter than the duration of clock pulses. If there are short-term emissions with a frequency of clock pulses on the output bus, i.e., in the presence of a false output signal, loss of information is possible.

Предлагаемое устройство отличаетс тем, что, с целью повышени его надежности и расширени функциональных возможностей, шина синхронизируемого сигнала подключена ко входу установки входного триггера в единицу, ко входу установки триггера сброса в нуль и к одному из входов первой схемы совпадени , другой вход которой подсоединен к единичному выходу входного триггера, а третий вход- к шине тактовых импульсов, выход нервой схемы совпадени соединен со входом установки выходного триггера в единицу, единичный выход выходного триггера подключен к одному из входов второй схемы совпадени .The proposed device is characterized in that, in order to increase its reliability and enhance the functionality, the clock signal bus is connected to the input input trigger setting to one, to the reset trigger input input to zero and to one of the inputs of the first match circuit, the other input to which is connected to the single output of the input trigger, and the third input to the clock bus, the output of the nerve matching circuit is connected to the input of the output trigger to the unit, the single output of the output trigger under for prison to one of the inputs of the second coincidence circuit.

другой вход которон через инвертор соединен с шиной тактовых импульсов, а выход подключен ко входу зстановки входного триггера в нуль ко входу установки триггера сброса вanother input is connected via the inverter to the clock pulse bus, and the output is connected to the input of the input trigger to zero to the input of the reset trigger in

единицу и к одному из входов третьей схемы совпадени , второй вход которой подключен к единичному выходу триггера сброса, а выход - ко входу установки выходного триггера в нуль.unit and to one of the inputs of the third coincidence circuit, the second input of which is connected to the single output of the reset trigger, and the output to the input of the output trigger to zero.

На чертеже приведена схема устройства.The drawing shows a diagram of the device.

Устройство содержит шину синхронизируемых (входных) импульсов 1, входной, выходной триггеры и триггер сброса 2, 3 и 4, каждый из которых состоит из двух схемThe device contains a bus synchronized (input) pulses 1, input, output triggers and trigger reset 2, 3 and 4, each of which consists of two schemes

«И-НЕ ; схемы совнадени (элементы «И-НЕ) 5-8, шину тактовых импульсов 9 и шину выходных импульсов 10.“AND-NO; joint scheme (elements "AND-NOT) 5-8, the bus clock pulses 9 and the bus output pulses 10.

В исходном состо нии схемы входной и выходной триггеры 2, 3 наход тс в нулевом состо нни (на заштрихованном плече триггера- низкий потенциал), триггер сброса 4 - в единичном состо ннн, на шинах 1, 9 и 10 - высокий потенциал. Синхронизируемый импульс, поступающийIn the initial state of the input and output triggers 2, 3, the circuit is in the zero state (on the shaded arm of the trigger is low potential), the reset trigger 4 is in the unit state, and on the buses 1, 9, and 10 is high potential. Synchronized impulse arriving

по шине 1, нереключает входной триггер 2 в единичное состо ние, триггер сброса 4 - в нулевое состо ние и блокирует схему совпадени 5. После окончани синхронизируемого имнульса и нри отсутствии тактового имнульса на выходе схемы совпадени 5 по вл етс bus 1, doesn’t turn on input trigger 2 into one state, reset trigger 4 goes to zero state and blocks the coincidence circuit 5. After the synchronized input pulse finishes and when there is no clock input output, the output of the matching circuit 5 appears