SU381102A1 - Библистгпд i - Google Patents

Библистгпд i

Info

Publication number
SU381102A1
SU381102A1 SU1707751A SU1707751A SU381102A1 SU 381102 A1 SU381102 A1 SU 381102A1 SU 1707751 A SU1707751 A SU 1707751A SU 1707751 A SU1707751 A SU 1707751A SU 381102 A1 SU381102 A1 SU 381102A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
outputs
circuit
inputs
polarity
Prior art date
Application number
SU1707751A
Other languages
English (en)
Inventor
Аржеухов асЕСО Л.
Original Assignee
пАИПТ ТЕХН
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by пАИПТ ТЕХН filed Critical пАИПТ ТЕХН
Priority to SU1707751A priority Critical patent/SU381102A1/ru
Application granted granted Critical
Publication of SU381102A1 publication Critical patent/SU381102A1/ru

Links

Landscapes

  • Detection And Correction Of Errors (AREA)

Description

1
Изобретение относитс  к области запоминающих устройств.
Известно устройство дл  контрол  магнитных накопителей, содержаидее усилитель воспроизведени , триггер записи, выходы которого подключены через соответствующие схемы «И, св занные с блоком управлени , к усилителю записи, триггер четности, выходы которого подключены ко входам схемы проверки четности, подсоединенной к схеме фиксации сбо .
Однако в таком устройстве невозможно оперативпо обнаружить соои непосредственно в процессе воспроизведени , а также нечетные ошиоки, дающие в сумме четное число ошибочных разр дов.
Описываемое устройство отличаетс  от известного тем, что оно содержит формирователи импульсов одинаковой пол рности, входы которых подключены к выходу усилител  воспроизведени , а выходы через схему к счетному входу триггера четности и выходу устройства и через соответствующие схемы задержки - к информационным входам дополнительно введенных схем «И. Выходы последних подключены ко входам схемы фиксации сбо , а управл ющие входы - к соответствующим выходам триггера четности. Установочный вход этого триггера подсоединен к блоку управлени  и входу дополнительной схемы «ИЛИ, выход которой подключен к установочному входу триггера записи.
Это позвол ет повысить быстродействие и надежность устройства и точность контрол .
Иа фиг. 1 изображена блок-схема предложенного устройства; на фиг. 2 - временные диаграммы работы устройства в случае отсутстви  (фиг. 2,а) и наличи  (фиг. 2,6) сбо . Устройство содержит триггер записи 1, установочный вход 2 которого через схему «ИЛИ 3 подключен к выходам начального сброса 4 и гашени  5 блока управлени  6, усилитель воспроизведени  разнопол рных импульсов 7, подключенный к формирователю 6, преобразующему импульсы воспроизведени  отрицательной пол рности в нормированные по длительности и амплитуде импульсы полол ительной пол рности, и к формирователю 9, преобразующему импульсы воспроизведени  положительной пол рности в нормированные по длительности и амплитуде положительные импульсы . Выходы формирователей 8 и 9 подключены через схему «ИЛИ 10 к счетному входу Л триггера четности 12 н выходу устройства /5 и через схемы задержки 14 и 15 к информационным входам 16 и 17 дополнительных схем «И 18 и 19. Выходы 20 и 21 этих схем подключены ко входам схемы фиксации сбо  22, а управл ющие входы 23 и 24 - к
выходам 25 и 26 триггера четности, установочный вход 27 которого подсоединен к блоку управлени  6 и входу 28 схемы «ИЛИ 3.
Выходы триггера записи / через схемы «И 29 и 30 подключены к усилителю записи 31.
Устройство работает следующим образом.
Информациониа  последовательность записываетс  на магнитоноситель с однажды выбранным соответствием между знаком намагниченности и значением ее первого разр да, осуш,ествл етс  последовательное суммирование по модулю 2 воспроизведенных импульсов чередующейс  пол рности при помощи триггера четности 12. Причем единичные значени  суммы став тс  в соответствие импульсам воспроизведени  одной пол рности, а нулевые - противоположной. Провер етс  на каждом щаге суммировани  соответствие между значением суммы и пол рностью очередного импульса, и формируетс  сигнал ошибки в случае его невыполнени  с помощью схемы фиксации сбо  22.
Временные диаграммы, представленные на фиг. 2, где показаны сигналы на выходах соответствующих узлов и блоков устройства по сн ют работу устройства.
Фиг. 2,а соответствует нормальной, бессбойной работе устройства. При этом сигналы на входах схем «И 18 и 19 имеют разные пол рности и не проход т через них.
Ф:иг. 2,6 соответствует сбою в виде пропавшего импульса воспроизведени  (условно перечеркнут ). При этом сбой изменил пол рности сигналов суммы, снимаемых с триггера
четности 12, на обратные, что привело к совпадению пол рности следующего же сигнала и сигнала суммы на входе схемы «И 16, выдавшей сигнал сбо .
Ан1алогично обнаруживаютс  любые нечетные ошибки.
Предмет изобретени 
Устройство дл  контрол  магнитных накопителей , содержащее усилитель воспроизведени , триггер записи, выходы которого подключены через соответствующие схемы «И, св занные с блоком управлени , к усилителю записи, триггер четности, выходы которого
подключены ко входам схемы проверки четности , подсоединенной к схеме фиксации сбо , отличающеес  тем, что, с целью повышени  быстродействи  и Н1адежности устройства и точности контрол , оно содержит формирователи импульсов одинаковой пол рности, входы которых подключены к выходу усилител  воспроизведени , а выходы через одну схему «ИЛИ - к счетному входу триггера четности и выходу устройства и через соответствующие
схемы задержки - к информационным входам дополнительно введенных схем «И, выходы которых подключены ко входам схемы фиксации сбо , а управл ющие входы - к соответствующим выходам триггера четности,
установочный вход которого подсоединен к блоку управлени  и входу другой схемы «ИЛИ, выход которой подключен к установочному входу триггера записи.
..Г .0.0.Г ..Г „О-,0.Г .0
..f ::0 ..О f f ,0° „1 ,.0„Of ,0
{
3f I I I L
7
9
8
25 H 26 15 22
фаг. 2
SU1707751A 1971-10-22 1971-10-22 Библистгпд i SU381102A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1707751A SU381102A1 (ru) 1971-10-22 1971-10-22 Библистгпд i

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1707751A SU381102A1 (ru) 1971-10-22 1971-10-22 Библистгпд i

Publications (1)

Publication Number Publication Date
SU381102A1 true SU381102A1 (ru) 1973-05-15

Family

ID=20491014

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1707751A SU381102A1 (ru) 1971-10-22 1971-10-22 Библистгпд i

Country Status (1)

Country Link
SU (1) SU381102A1 (ru)

Similar Documents

Publication Publication Date Title
JPS5958558A (ja) 並列周期的冗長チエツク回路
SU381102A1 (ru) Библистгпд i
US3144635A (en) Error correcting system for binary erasure channel transmission
US3701096A (en) Detection of errors in shift register sequences
SU842974A1 (ru) Способ контрол магнитных накопителейС зАпиСью СигНАлА пО дВуМ уРОВН М
SU381101A1 (ru) Способ автоматического контроля магнитных
GB1282358A (en) Improvements in magnetic tape read out signal processing systems
SU1513626A1 (ru) Устройство для преобразования последовательного кода в параллельный 2
JPH04417B2 (ru)
SU1531174A1 (ru) Запоминающее устройство с коррекцией однократных ошибок
SU419959A1 (ru)
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU401006A1 (ru) Двоичный счетчик импульсов
SU458883A1 (ru) Устройство дл контрол многоканальных магнитных накопителей
SU369542A1 (ru) Измеритель серии временных интервалов
SU1091228A1 (ru) Запоминающее устройство с самоконтролем
SU501419A1 (ru) Устройство дл контрол многоканального аппарата магнитной записи
SU552609A1 (ru) Асинхронное устройство дл определени четности информации
SU696625A1 (ru) Устройство приема дискретной информации дл систем с решающей обратной св зью
SU437227A1 (ru) Двоичный счетчик с устройством дл обнаружени сбоев
SU607221A1 (ru) Устройство дл контрол двухтактного двоичного счетчика
SU1372364A1 (ru) Устройство дл коррекции ошибок
SU1293761A1 (ru) Устройство дл контрол блоков буферной пам ти
SU486483A1 (ru) Устройство ввода и кодировани информации
SU1061275A1 (ru) Устройство дл исправлени одиночных и обнаружени многократных ошибок