SU378841A1

SU378841A1 - DEVICE FOR COMPARING TWO N-DISTRIBUTED BINARY NUMBERS

Info

Publication number: SU378841A1
Application number: SU1620533A
Authority: SU
Inventors: С. Сто нов М.
Priority date: 1971-02-04
Filing date: 1971-02-04
Publication date: 1973-04-18

Description

1one

Изобретение относитс к вычислительной технике и может быть использовано в цифровых устройствах автоматического управлени .The invention relates to computing and can be used in digital automatic control devices.

Известно устройство дл сравнени двух «-разр дных двоичных чисел, представленных высокими или низкими уровн ми напр жени на соответствующих входах, содержащее регистры сравниваемых чисел, выходы старших разр дов которых через поразр дные схемьг «И, «ИЛИ подключены к схемам «И младших разр дов и поразр дные схемы «НЕ-И, выходы которых соединены с соответствующими входами схемы «ИЛИ, выходную схему «НЕ-И и триггер. Однако использование двух выходов пр .мых и инверсных значений каждого из сравниваемых чисел увеличивает число св зей с другими устройствами, а наличие в каждом разр де логической схемы «НЕ И «ИЛИ в цепи передачи переноса увеличивает врем установлени выходных сигналов устройства сравнени .A device is known for comparing two α-bit binary numbers represented by high or low voltage levels at respective inputs, containing registers of numbers being compared, the outputs of the higher bits of which, through bit patterns "AND," OR, are connected to the circuits "And the least significant The non-AND bit circuits and output circuits of which are connected to the corresponding inputs of the OR circuit, the output circuit of the NO-AND and the trigger. However, the use of two outputs, the direct and inverse values of each of the compared numbers, increases the number of connections with other devices, and the presence of the NOT and OR logic in the transfer transfer circuit increases the time for setting the output signals of the comparator.

Целью изобретени вл етс упрощение и увеличение быстродействи устройства.The aim of the invention is to simplify and increase the speed of the device.

Дл этого в каждом разр де входы схемы «ИЛИ подключены к соответствующим щинам лр мого и инверсного значени сравниваемых чисел, а выход - к первому входу схемы «И, выход которой соединен со вторым входом второй схемы «И последующего младщего разр да.To do this, in each bit, the inputs of the OR circuit are connected to the corresponding terminals of the direct and inverse values of the numbers being compared, and the output is connected to the first input of the AND circuit, the output of which is connected to the second input of the second And subsequent sub-bit circuit.

Это позвол ет использовать только по одному входу в каждом разр де сравниваемых чисел, уменьшить количество , поразр дных схем «И, исключить поразр дные схемы «НЕ и, кроме того, уменьщитн количество поразр дных логических схем, сто щих в цепи передачи сигнала переноса, т| е. уменьщить врем установлени выходн)1х сигналов устройства сравнени .This allows you to use only one input in each bit of the compared numbers, reduce the number of bit schemes "And, exclude bit schemes" NOT and, moreover, reduce the number of bit logic circuits that are in the transfer signal transfer circuit, t | E. Reduce the time setting of the output of 1x signals from the comparator device.

На чертеже изображена схема предлагаемого устройства.The drawing shows a diagram of the proposed device.

Устройство содержит поразр дные схемы «И 1 к 2, поразр дные схемы «ИЛИ 3, многовходовую схему «ИЛИ 4, выходные схемыThe device contains bitwise circuits “AND 1 to 2, bit diagrams“ OR 3, multi-input circuit “OR 4, output circuits

«И 5 и , схемы «НЕ 7 и 8, выходные щипы; 9, JO, 11, поразр дные щины 12 и 13, лр мых и инверсных значений соответственно кодов сравниваемых чи-сел и щиву 14 сигнала разрешени сравнени . Поразр дные значени пр мого кода числа А подаютс на шины 12, а поразр дные значени инверсного кода числа В - на шины 13."And 5 and, schemes" NOT 7 and 8, output plugs; 9, JO, 11, bit sizes 12 and 13, direct and inverse values, respectively, of the codes of the compared chi-sel and the counter 14 of the comparison resolution signal. The bit values of the direct code of the number A are fed to the tires 12, and the bit values of the inverse code of the number B are fed to the tires 13.

В устройстве первый и второй входы поразр дной схемы ИЛИ 3 и поразр дной схемыIn the device, the first and second inputs of the bitwise circuit OR 3 and bitwise circuit

«И 2 подключены к соответствующим поразр дным щинам пр мого и инверсного значе ни сравниваемых чисел. Выход поразр дной схемы «ИЛИ 3 подключен к -первому входу поразр дной схемы «И I. Второй вход поразрЯдной схемы «И 1 и третий вход поразр дной схемы «И 2 данного разрЯгДа;, подключен к выходу поразр дной схемьг «-И } старшего разр да. Выходы поразр диых схем «И 2 соединены с соответствующими -входами многовходовой схемы «ИЛИ 4, выход которой через оервую схему «НЕ 7 соединен с входами выходных схем «И 5 и 5,. второй вход первой выходной схемы «И 5 подклю-, чей к выходу схемы «И / младшего разр да, а второй вход выходной схемы «И 6 через схему «НЕ 8 соединен с выходом выходной схемы «И 5. Оусть сравниваемые числа Л и- Б равны (Л В). Тогда все схемы «ИЛИ 5 открыты, и на управл ющие входы- схем «И / поступают уровни кода единицы. При подаче ва шину 14 сигнала разрешени сравнени открыв-аютс все схемы «И 1 и на выходе .схемы «И I младшего разр да- по вл етс уровень кода единицы. При этом ни одна из схем «И 2 и схема «ИЛИ 4 не открыты., и на выходе схемы «НЕ 7 также имеетс уровень кода единицы. Таким образом, выходна схема «И 5 открываетс , и еа выходной шине 9 по вл етс код признака А В. Пусть и т - номер старшего разр да: , в котором сравниваемые числа отличаютс , т. е. в т-оы разр де двоичного числа Л зафиксирована единица, а в т-ом разр де числа В - нуль. Тогда схемы «И / в старщих п-т разр дах открыты, и на вход схем «И 1 и «И 2 от-ого разр да подаетс уровень кода единицы. Схема «И 2 т-ого р-азр да и схема «ИЛИ 4 открываетс , и на выходной шине // по вл етс код признака . Но в т-ом разр де открыта схема 1, .поэтому, если в т-f-ом разр де числа Л также зафиксирован а единица и в т-1-ом разр де числа В-нуль, то открыта схема «И 2 т-1-ого разр да, и на соответствующий вход схемы «ИЛИ 4 поступает уровень кода единицы. Может оказатьс , что все схемы- «И / открыты, и на .первый вход выходной схемы «И 5 поступает уровень кода единицы , но схема «Р1ЛИ 4 открыта и через схему «НЕ на второй ВХОд схемы «И 5 поступает уровень кода нул , поэтому схема «И 5 закрыта.. Пусть . В данном случае выходна схема «И 5 и схема «ИЛИ 4 закрыты, н на выходах схем «НЕ 7 и «НЕ 8 присутствуют уровни кода единицы. Выходна схема- «И 6 открываетс , и н.а выходной шине 10 по вл етс код признака . Предмет изобретени Устройство дл сравнени двух п-разрЯДных двоичных чисел, содержащее в каждом разр де схему «ИЛИ и две схемы «И, многовходовую схему «ИЛИ, входами подключенную к выходам первых поразр дных схем «И, входы которых соединены с соответствующими .щинами пр мого и инверсного значени сравниваемых чисел, а выходом через первую схему «НЕ - к первой и второй выходным схемам «И, выход первой выходной схемы «И через вторую схему «НЕ соединен со второй выходной схемой «И, отличающеес тем, что, с целью упрощени устройства и увеличени его быстродействи , в каждом разр де входы схемы «ИЛИ подключены к соответствующим шинам пр мого и инверсного значени сравниваемых чисел, а выход - к первому входу второй схемы «И, выход которой соединен со вторьгм входом второй схемы «И последующего младщего разр да.“And 2 are connected to the corresponding direct and inverse number of the compared numbers. The output of the bit pattern “OR 3 is connected to the first input of the bit pattern“ AND I. The second input of the bit pattern “AND 1 and the third input of the bit pattern“ AND 2 of this bit ;, is connected to the output of the bit pattern “-I} senior bit The outputs of the bit-wise circuits “AND 2 are connected to the corresponding —inputs of the multi-input circuit“ OR 4, the output of which through the circuit “HE 7 and 7 is connected to the inputs of the output circuits“ AND 5 and 5 ,. the second input of the first output circuit “AND 5 is connected, whose output to the circuit is“ And / Junior ”, and the second input of the output circuit“ AND 6 is connected through the circuit “HE 8 to the output of the output circuit“ AND 5. Shall the numbers L and- B are equal (lv). Then all the "OR 5" schemes are open, and the levels of the unit code are sent to the control inputs "And / /". When the comparison resolution signal is applied to the bus 14, all the "And 1" schemes are opened and the output of the "And I junior level" is the code level of the unit. At the same time, none of the schemes "AND 2 and the scheme" OR 4 are open, and the output of the scheme "NOT 7 also has a code level of one. Thus, the output circuit "AND 5 opens, and the output code 9 appears in the sign code A B. Let t be the number of the most significant digit: in which the numbers being compared are different, i.e., in t-oy of the bit binary the numbers L are fixed to one, and in the m-th digit of the number B - zero. Then the AND / A circuit in the high-profile bits is open, and the unit code level is input to the AND-1 and II-2 circuits. An AND 2 t-p-scheme and an OR 4 scheme open, and a sign code appears on the output bus //. But in t-th discharge, the scheme 1 is open. Therefore, if in the t-f-th discharge of the number L the unit is also fixed and in the t-1st discharge of the number B-zero, then the “And 2 T -1st digit, and the corresponding input of the circuit “OR 4” receives the code level of the unit. It may turn out that all the And / A circuits are open, and the first input of the output circuit And 5 receives the code level of the unit, but the scheme P1LI 4 is open and through the scheme NO to the second input of the circuit And 5 enters the code level zero, so the scheme "And 5 is closed .. Let. In this case, the output circuit "And 5 and the circuit" OR 4 are closed, and at the outputs of the circuits "NOT 7 and" NOT 8 there are levels of the unit code. The output circuit - & 6 opens, and a sign code appears on the output bus 10. The subject of the invention is a device for comparing two p-bit binary numbers containing in each bit the circuit "OR and two circuits" AND, the multi-input circuit "OR, the inputs connected to the outputs of the first bit circuits" And whose inputs are connected to the corresponding strings the inverse value of the compared numbers, and the output through the first circuit "NOT to the first and second output circuits", and the output of the first output circuit "And through the second circuit" is NOT connected to the second output circuit "And, characterized in that simplify the device and uve its speed, in each bit the inputs of the OR circuit are connected to the corresponding buses of the direct and inverse values of the numbers being compared, and the output is connected to the first input of the second AND circuit, the output of which is connected to the second input of the second circuit And the next youngest.

нН /nn /

JJ

1212

/J/ J

-о-about

СПSP

гаha

o-Xiro-xir

))

/J/ J

-о-about