SU373735A1 - Устройство для моделирования задач теплопроводности - Google Patents
Устройство для моделирования задач теплопроводностиInfo
- Publication number
- SU373735A1 SU373735A1 SU1701300A SU1701300A SU373735A1 SU 373735 A1 SU373735 A1 SU 373735A1 SU 1701300 A SU1701300 A SU 1701300A SU 1701300 A SU1701300 A SU 1701300A SU 373735 A1 SU373735 A1 SU 373735A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- register
- tasks
- heat conductivity
- modeling heat
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть .использовано при конструировании и разработке специализированных устройств, предназначенных дл реатепи двумерного уравнени теплопроводности методом дискретизации пространства.
Известными специализированными устройствами , позвол ющими решать уравнение теплопроводности методом дискретизации пространства , вл ютс аналоговые вычислительные машины (АВМ).
Однако эти устройства имеют суш.ествеииый недостаток - низкую точность вычислений. Устранение этого недостатка путем создани гибридных вычислительных систем св зано с известными трудност ми согласовани двух форм представлени информации. В св зи с этим возникает необходимость построени специализированиых устройств дискретного действи дл решени дифференциальных уравнений в частных производных, в частности двумерного уравнени теплопроводности.
Целью изобретени вл етс повышение точности решени двумерного уравнени теплопроводности методом полной дискретизации пространства по сравнению с точиостью решени этого уравнени тем же методом на АВАА. Эта цель достигаетс путем построени цифровой интегрирующей чейки, предназначенной дл интегрировани уравнени в точке
(/, /) полностью дискретизированпого пространства .
Схема чейки приведена на чертеже.
Последовательно-параллельный регистр 1 соедин етс с двум входами 6-ти входового комбинационного сумматора 2 через блок 3 вентилей умнол ени , состо щих из трех двухвходовых вентилей и одного преобразовател кода, мен ющего знак со/чержимого регистра /, (L-2)-ые разр ды регистра /, а также последовательно-параллельного регистра- (L-длина разр дной сетки регистров) соедин ютс с блоком 3 вентилей умножени , выходы которого через блоки 5 и 6 шаговой перекоммутации соединены с выходными клеммами 7, 8, 9 и 10 устройства.
Каждый блок 5, 6 шаговой коммутации состоит из четырех двухвходовых вентилей. Выход сумматора 2 соедин етс со входом регистра /. На четыре входа сумматора 2 информаци со входных клемм 11 устройства поступает извне через блок 12 ввода, состо щий из четырех двухвходовых схем сборки. Выход регистра 4 замыкаетс на свой вход. Между регистрами cynj,ecTByeT параллельна св зь. На входе регистра / стоит двухвходова схема сборки.
Рассмотрим работу чейки.
В регистре / находитс значение функции на n+ - слое С/ 2 .В процессе итераций это значение уточн етс до тех нор, нока не будет 1,1I1 V , «+- , - е, где 8 - UK + - Ut, выполн тьс точность решени . Количество итераций, необходимых дл выполнени этого услови , счи- 10 1 таетс заданным. Точное значение U даетс параллельно в регистр 4 по сигналу со входа 13, где находитс в течение времени, не- 15 обходимого дл вычислени функции на следующем полушаге со значением функции
и . Граничные или начальные данные входа 13 занос тс в регистр / до начала вычислений .
Умножение содерл имого регистров /, 4 осуществл етс путем съема информации с (I-2)-ых разр дов регистров (L - длина разр дной сетки) с носледующим выделением L разр дов в блоке 3 вентилей умножени при помощи сигнала со входа 14.
373735 5 выУстройство дл моделировани задач теплопроводности , содержащее блок ввода, соединенный с сумматором, и блок умножени , отличающеес тем, что, с целью повышени точности решени , оно содержит два последовательно-параллельных регистра, подсоединенных выходами к блокам умножени , и блоки шаговой коммутации, входы которых подключены к блоку умножени , соединенному с сумматором , выход которого соединен со входом одного из регистров. Блоки 5 и 6 служат дл нерекоммутации выходов 7-10 устройства носле окончани полушага интегрировани . Это св зано с тем, что на четных и нечетных полушагах чейки коммутируютс между собой по-разному. Перекоммутаци осуществл етс путем подачи в первом полушаге сигнала со входа 15 на два вентил блоков 5 и 5, шаговой коммутации, сигнала со входа 16 на два других вентил блоков 5 н во втором полушаге. При этом сигналы на входах 15 и 16 наход тс в противофазе . Информаци со входов II, 17 поступает извне через блок ввода 12 на сумматор 2, где суммируетс с информацией, идущей из блока 3 вентилей умножени , Пред мет Изобретени
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1701300A SU373735A1 (ru) | 1971-10-01 | 1971-10-01 | Устройство для моделирования задач теплопроводности |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1701300A SU373735A1 (ru) | 1971-10-01 | 1971-10-01 | Устройство для моделирования задач теплопроводности |
Publications (1)
Publication Number | Publication Date |
---|---|
SU373735A1 true SU373735A1 (ru) | 1973-03-12 |
Family
ID=20489103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1701300A SU373735A1 (ru) | 1971-10-01 | 1971-10-01 | Устройство для моделирования задач теплопроводности |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU373735A1 (ru) |
-
1971
- 1971-10-01 SU SU1701300A patent/SU373735A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4489393A (en) | Monolithic discrete-time digital convolution circuit | |
Sridhar et al. | A functional approach to testing bit-sliced microprocessors | |
US3517175A (en) | Digital signal comparators | |
SU373735A1 (ru) | Устройство для моделирования задач теплопроводности | |
US3311739A (en) | Accumulative multiplier | |
Bradley et al. | Design of a one-megacycle iteration rate DDA | |
SU1137461A1 (ru) | Троичный сумматор | |
Di et al. | Run-time reconfigurable power-aware pipelined signed array multiplier design | |
SU798863A1 (ru) | Цифровое устройство дл реше-Ни СиСТЕМ АлгЕбРАичЕСКиХ уРАВ-НЕНий | |
SU711577A1 (ru) | Устройство дл приближенных вычислений | |
RU1800462C (ru) | Устройство дл выполнени матричных операций | |
SU1108441A1 (ru) | Цифровой функциональный преобразователь | |
SU690477A1 (ru) | Цифровое устройство ограничени числа по модулю | |
US3633002A (en) | Integrator for use in digital differential analyzer systems | |
SU656056A1 (ru) | Устройство дл возведени в степень | |
SU951293A1 (ru) | Счетное устройство | |
SU1015374A1 (ru) | Устройство дл вычислени функции @ / @ | |
SU739566A1 (ru) | Цифровой интегратор | |
SU1300461A1 (ru) | Конвейерный сумматор | |
SU898425A1 (ru) | Устройство дл делени | |
SU999043A1 (ru) | Устройство дл умножени | |
SU885995A1 (ru) | Устройство дл сложени чисел с контролем | |
SU491950A1 (ru) | Двоичный арифметический блок | |
SU938280A1 (ru) | Устройство дл сравнени чисел | |
SU750495A1 (ru) | Устройство дл вычислени синусно- косинусных функций |