SU367460A1

SU367460A1 - OPERATIONAL STORAGE DEVICE

Info

Publication number: SU367460A1
Application number: SU1655623A
Authority: SU
Inventors: В. С. Голубев Ю. В. Сулимов
Priority date: 1971-05-14
Filing date: 1971-05-14
Publication date: 1973-01-23

Description

1one

Изобретение относитс к области запоминающих устройств.The invention relates to the field of storage devices.

Известно оперативное запоминающее устройство (ОЗУ), содержащее блок пам ти, к которому подключены выходы дешифратора (входы дешифратора соединены с выходами датчика адреса кода), регистры числа, подключенные соответственно к входу и выходу блока пам ти, выходы регистров числа, подсоединенные к входам блока обнаружени неисправных чеек пам ти.A random access memory (RAM) is known that contains a memory block to which the decoder outputs are connected (the decoder inputs are connected to the code address sensor outputs), number registers connected respectively to the input and output of the memory block, number register outputs connected to the block inputs detection of faulty memory cells.

Однако такие устройства сложны и недостаточно надежны в работе.However, such devices are complex and not reliable in operation.

Предложенное устройство отличаетс от известного тем, что выход блока обнаружени неисправных чеек пам ти подключен к входу датчика кода адреса.The proposed device differs from the known one in that the output of the block of detection of faulty memory cells is connected to the sensor input of the address code.

Это позвол ет упростить устройство и повысить его падежность.This makes it possible to simplify the device and increase its reliability.

На чертеже показана блок-схема предложенного устройства.The drawing shows a block diagram of the proposed device.

Устройство содержит блок / пам ти, датчик 2 кода адреса, к выходам которого подключены входы дешифратора 3, регистры 4 ti 5 числа , св занные соответственно с входом и выходом блока / пам ти. Выходы регистров 4 и 5 подсоединены к входам блока 6 обнаружени неисправных чеек пам ти, выход которого подключен к-входу датчика 2 кода адреса .The device contains a block / memory, sensor 2 of the address code, the outputs of which are connected to the inputs of the decoder 3, registers 4 and 5 are numbers associated with the input and output of the block / memory, respectively. The outputs of registers 4 and 5 are connected to the inputs of the block 6 for detecting faulty memory cells, the output of which is connected to the input of sensor 2 of the address code.

Устройство работает следующим образом. При вводе информации в запоминающее устройство происходит двойное обращение к блоку пам ти по выбранному адресу. ПриThe device works as follows. When entering information into the memory device, a double access to the memory unit occurs at the selected address. With

первом обращении записываетс вводимое число с регистра 4 в блок пам ти /. При повторном обращении это число считываетс и записываетс на регистр 5. Блок 6 обнаружени неисправности сравнивает код па регистре 4 с кодом на регистре 5.The first access is written the entered number from register 4 to the memory block /. When re-accessed, this number is read and written to register 5. The malfunction detection unit 6 compares the code on register 4 with the code on register 5.

Если коды совпадают, код с регистра 4 вводитс в блок пам ти. Далее обращение осуществл етс к последующему адресу.If the codes match, the code from register 4 is entered into the memory block. Further, the call is made to the subsequent address.

В случае несовпадени кодов на регистрахIn case of mismatch of codes on registers

4 и 5, что свидетельствует о неисправности в выбранном адресе, блок обнаружени неисправности выдает сигнал, поступающий на вход датчика 2 кода адреса, в результате чего происходит смена адреса и обращение ведетс к следующей по счету чейке. Запись информации по новому адресу осуществл етс в последовательности, изложенной выше.4 and 5, which indicates a malfunction in the selected address, the malfunction detection unit generates a signal arriving at the input of the sensor 2 of the address code, as a result of which the address is changed and reversal leads to the next cell. Information is recorded at the new address in the sequence outlined above.

Таким образом, в предложенном запоминающем устройстве кажда носледующа чейка блока пам ти вл етс как бы резервной по отношению к предыдущей чейке. Работа устройства не нарушаетс и в том случае, если две соседние чейки откажут, обращение осуществл етс к следующей третьейThus, in the proposed storage device, each of the next cell of the memory block is, as it were, a backup with respect to the previous cell. The operation of the device is not disturbed even if two adjacent cells fail, the next third

чейке и т. д.cell, etc.

Считанна из ОЗУ информаци будет иметь Пробелы в местах, соответствующих неисправному адресу.Read out of RAM information will have spaces in the places corresponding to the faulty address.

Предмет изобретени Subject invention

Онеративное запоминающее устройство, содержащее блок пам ти, к которому подключены выходы дешифратора, входы которого соединены с выходами датчика адреса кода,An operative memory device containing a memory block to which the decoder outputs are connected, the inputs of which are connected to the code address sensor outputs,

регистры числа, подключенные соответственно к входу и выходу блока нам ти, выходы регистров числа подсоединены к входам блока обнаружени неисправных чеек пам ти, отличающеес тем, что, с целью повышени надежности и упрощени устройства, выход блока обнаружени неисправных чеек пам ти подключен к входу датчика кода адреса.the number registers connected respectively to the input and output of the usb block; the outputs of the number registers are connected to the inputs of the malfunctioning memory cell detection unit, characterized in that, in order to increase reliability and simplify the device, the output of the malfunctioning memory cell detection unit address code.

Сигнал смены Shift signal