SU622173A1

SU622173A1 - Rapid-access memory information

Info

Publication number: SU622173A1
Application number: SU762408664A
Authority: SU
Inventors: Владимир Кириллович Габелко; Николай Борисович Нифонтов; Виталий Александрович Смирнов
Original assignee: Предприятие П/Я В-2431
Priority date: 1976-09-27
Filing date: 1976-09-27
Publication date: 1978-08-30

Description

1one

Изобретение относитс к области запоминающих устройств.The invention relates to the field of storage devices.

Известны оперативные запоминающие устройства (ОЗУ) с блокировкой неисправных элементов пам ти.Known random access memory (RAM) with blocking faulty memory elements.

Одно из них содержит накопитель с резервными элементами пам ти, блоки выборки , записи и считывани и блок обнаружени неисправностей 1. Однако в этом ОЗУ проверка и обнаружение неисправности , а также блокировка и обход неисправных элементов пам ти производитс не в процессе щтатной работы ОЗУ в составе ЦВМ (т. е. не в процессе счета на ЦВМ), а в процессе проверки исправности основных блоков ЦВМ неред началом счета.One of them contains a drive with backup memory elements, sampling, writing and reading blocks and a fault detection block 1. However, in this RAM, verification and fault detection, as well as blocking and bypassing faulty memory elements are not made during the random operation of RAM. Digital computers (i.e., not in the process of counting on digital computers), but in the process of checking the operability of the main blocks of digital computers did not start the account.

Наиболее близким к изобретению вл етс ОЗУ с блокировкой неисправных элементов пам ти, содержащее Л/ блоков пам ти , объединенных в N групп (где ), jV-разр дный регистр числа, входы которого подключены к выходам коммутатора, основные входы которого соединены с выходами соответствующих блоков пам ти, и блок контрол , соединенный с блоком управлени 2. В этом ОЗУ контроль и обход неисправных элементов пам ти проводитс перед началом счета на ЦВМ, кроме того при блокировке неисправных элементов пам ти пе учитываетс информационный вес разр да. Указанные обсто тельства снижают надежность устройства.The closest to the invention is a RAM with blocking faulty memory elements containing L / memory blocks combined into N groups (where), jV-bit number register, whose inputs are connected to the switch outputs, the main inputs of which are connected to the outputs of the corresponding memory blocks, and a control unit connected to the control unit 2. In this RAM, monitoring and bypassing faulty memory elements is carried out before starting the counting on the digital computer, moreover, when blocking faulty memory elements, the information weight is taken into account Yes. These circumstances reduce the reliability of the device.

Целью изобретени вл етс повыщение надежности устройства. Поставленна цельThe aim of the invention is to increase the reliability of the device. Goal

достигаетс тем, что устройство содержит /V-2 элементов ИЛИ, причем t-ый выход регистра числа (где , 2, ..., Л ) подключен ко входам i-ых блоков пам ти i групп, начина с первой, первый дополнительный вход коммутатора соединен с выходом второго блока пам ти первой группы, /-ый дополнительный вход коммутатора (где , 3, ..., yV-1) через /-входовой элемент ИЛИ соединен с выходами соответствующих блоков пам ти, выходы первого блока пам ти второй группы и выходы первых t-1 блоков пам ти t-ой группы, начина с третьей, подключены соответственно к входам блока контрол , выходы которого соединены с входами соответствующих блоков пам ти.achieved by the fact that the device contains / V-2 OR elements, the t-th output of the number register (where, 2, ..., L) is connected to the inputs of the i-th memory blocks of i groups, starting with the first, the first auxiliary input the switch is connected to the output of the second memory block of the first group, the / -th auxiliary input of the switch (where, 3, ..., yV-1) through the / input element OR is connected to the outputs of the corresponding memory blocks, the outputs of the first memory block of the second the groups and outputs of the first t-1 memory blocks of the t-th group, starting with the third one, are connected respectively to the inputs of the terminal block trol, whose outputs are connected to the inputs of the corresponding memory blocks.

На чертеже изображена блок-схема предлагаемого ОЗУ, содержащего, например, дев ть блоков пам ти, объединенных в три группы (т. е. ).The drawing shows a block diagram of a proposed RAM comprising, for example, nine memory blocks combined into three groups (i.e.).

Claims

1. US patent number 3422402, class. 340 172.5, 1969.

2. USSR author's certificate number 439020, cl. G NA 29/00, 1972.