SU696543A1

SU696543A1 - Storage

Info

Publication number: SU696543A1
Application number: SU782617021A
Authority: SU
Inventors: Константин Иванович Диденко; Константин Григорьевич Карнаух; Анатолий Николаевич Конарев; Геннадий Николаевич Полященко; Виктор Александрович Прокопенко
Original assignee: Специальное Конструкторское Бюро Систем Автоматического Управления
Priority date: 1978-05-15
Filing date: 1978-05-15
Publication date: 1979-11-05

Description

Изобретение относитс к области вычислительной техники и может быть использовано в ЗУ на магнитных элементах . Известно ЗУ с автономным контролем 1, содержащее накопитель, регистры адреса и числа, усилители счи тывани , схемы свертки по -модул м 2 и 3, схемы сравнени , схемы ИЛИ и.; схему формировани обратного кода, В устройстве- предусмотрена возможность обнаружени одиночных ошибок при -считывании:Числа из накопител , а также контроль исправности адресных цепвй ... - , : . Недостатками этого устройства вл ютс /бол ыйие аппаратурные затраты и .не.возможность обнаружени кратных ошибок в считанном из накопител числе, что снижает его надежность. Наиболее близким из известных по технической сущности к изобретению вл етс ЗУ 2, содержащее накопитель с адреснЕлми и разр дными цеп ми , блок местного управлени , регистры кодового слова и силы коррек тирующего кода, триггер операции, схему равенства кодов, блоки кодиро вани и декодировани , схему опреде лени кратности ошибок и блоки схем И и ИЛИ. За счет использовани временной избыточности, и корректирующих кодо переменной силы это устройство способно обнаруживать очшбки любой кратности, но это достигаетс за счет значительных - аппаратурных затрат и усложнени устройства. Целью изобретени вл етс упрощение устройства. Поставленна цель достигаетс тем, что 3 ЗУ f - cbдetэжaщeм накопитель на магнитных элементах, вход которого подключен.к первому выходу Формировател импульсов, выходы накопител соединены-с первыми входами первых элементов И, вторые входы которых соединены со BTOPEJM выходом формировател импульсов, вторые и третьи элементы И, элементы ИЛИ и регистр, .первые входы вторых элементов И соединены с выходами накопител на магнитных элементах, выходы первых элементов И подключены к одним из входов элементов ИЛИ, другие входы вторых элементов И соединены с третьим выходом формировател импульсов, ныходы вторых элементов И соединены сThe invention relates to the field of computer technology and can be used in a magnetic element storage device. A memory with autonomous control 1 is known, containing a drive, address registers and numbers, read amplifiers, convolution circuits in modules 2 and 3, comparison circuits, OR circuits, etc .; the scheme of the formation of the return code; The device provides the possibility of detecting single errors when reading: Numbers from the accumulator, as well as monitoring the health of the address chains ... -,:. The disadvantages of this device are the high hardware costs and the inability to detect multiple errors in the number read from the accumulator, which reduces its reliability. The closest known technical entity to the invention is the memory 2, which contains a drive with address and bit circuits, a local control unit, code word and correction code registers, trigger operation, code equality circuit, coding and decoding blocks, error multiplicity determination scheme and AND and OR circuit blocks. Due to the use of temporal redundancy and corrective kodos of variable force, this device is capable of detecting blips of any multiplicity, but this is achieved at the expense of significant hardware costs and device complexity. The aim of the invention is to simplify the device. The goal is achieved by the fact that 3 chargers f - cb the magnetic drive with magnetic elements, the input of which is connected to the first output of the pulse former, the outputs of the storage device are connected to the first inputs of the first elements And, the second inputs of which are connected to the BTOPEJM output of the pulse driver, second and third elements AND, elements OR and register, the first inputs of the second elements AND are connected to the outputs of the storage device on magnetic elements, the outputs of the first elements AND are connected to one of the inputs of the elements OR, the other inputs of the second elements AND inens with the third output of the pulse former, the outputs of the second elements, And are connected to

другими входгиъш элементов ИЛИ, выходы которых подключены к одним из входов регистра, другой вход регистра соединен с четвертым выходом формировател импульсов, выходы регистра соединены со входами третьих элементов И, выходы которых соединены со входами формнровател импульсов. На чертеже дана структурна схема предлагаемого устройства.by other elements OR, whose outputs are connected to one of the register inputs, the other register input is connected to the fourth output of the pulse generator, the register outputs are connected to the inputs of the third AND elements, whose outputs are connected to the pulse generator inputs. The drawing is a structural diagram of the proposed device.

Устройство содержит накопитель на магнитных элементах 1, первые 2, вторые 3f третьи 4 элементы И, элементы ИЛИ 5, регистр б и .формирователь импульсов 7.The device contains a drive with magnetic elements 1, the first 2, the second 3f third 4 elements AND, elements OR 5, register b and pulse shaper 7.

Устройство работает следующим образом .The device works as follows.

При считывании информации из накопител на элементах 1 формирователь импульсов 7 формирует импульс тока, который подаетс и одну из адресных шин накопител 1, При возрастании и при убывании адресного тока на выходах накопител 1 по вл ютс импульсы напр жени , пол рность которых определ етс записанной по выбранному адресу информацией. При этом пол рность импульса при возрастании адресного то-ка. противоположна пол рности импульса при убывании адресного тока на каждом из выходов накопител 1. В Момент возрастани адресного тока формирователь импульсов 7 формирует на первом выходе строб , который поступает на вторые входы элементов И 2 и служит дл выдачи информации, по вившейс на выходах накопител 1, на выходы устройства. Та же информаци заноситс через элементы ИЛИ 5 в регистр б, все триггеры которого перед началом цикла считывани устанавливаютс в нулевое состо ние импульсом , поступающим с выхода установки в О формировател импульсов 7, В момент убывани адресного тока формирователь 7 формирует на втором стробирующем выходе строб 2, который поступает на вторые входы элементов И 3 и служит дл занесени информации , по вившейс на выходах накопител 1, через вторые элементы И 3 и элементы ИЛИ 5 в регистр 6. При по влении строба 2 информаци на каждом из выходов накопител 1 противоположна информации в момент по влени строба 1. Поэтому при отсутствии неисправности в устройстве по стробу в регистр 6 заноситс информаци , инверсна занесенной по стробу 1. При этом все триггеры регистра 6 устанавливаютс в единичное состо ние, на выходах третьих элементов И 4 по вл етс сигнал, указывающий на отсутствие сшибки в считанном из накопител 1 информационном слове. При наличии неисправности адресных или разр дных цепей накопител 1 и других 11епей, а также при воздействии сигнала помехи на одном или нескольких выходах накопител 1 информаци остаетс неизменной в моменты по влени строба 1When reading information from the accumulator, elements 1, pulse generator 7 generates a current pulse, which is supplied and one of the address buses of accumulator 1. As the address current increases and decreases, the outputs of accumulator 1 appear at the outputs of the accumulator 1, the polarity of which is determined by selected address information. In this case, the polarity of the pulse with an increase in the address current. opposite to the polarity of the pulse when the address current decreases at each of the outputs of the accumulator 1. At the time of increasing the address current, the pulse shaper 7 forms a strobe at the first output, which is fed to the second inputs of the And 2 elements and serves to output information that appears at the outputs of the accumulator 1, to the outputs of the device. The same information is entered through the elements OR 5 into the register b, all the triggers of which are set to the zero state by the pulse from the output of the installation in O the pulse driver 7, at the beginning of the read cycle. At the decreasing address current, the driver 7 forms the gate 2 on the second gate output. which arrives at the second inputs of the AND 3 elements and serves to enter the information received at the outputs of accumulator 1 through the second AND elements 3 and the OR 5 elements into the register 6. When strobe 2 appears, the information on each of the One accumulator 1 is opposite to information at the time of strobe 1 appearance. Therefore, in the absence of a malfunction in the device by the gate, register 6 records information inversely stored on gate 1. At the same time, all triggers of register 6 are set to one at the outputs of the third And 4 elements. a signal appears indicating that there is no error in the information word read from accumulator 1. If there are malfunctions in the address or bit circuits of accumulator 1 and others, as well as when an interference signal is applied at one or several outputs of accumulator 1, the information remains unchanged at the time of the appearance of strobe 1

строба 2, что приводит к занесению нулевой информации в соответствующие триггеры регистра 6, В этом случае элементы И 4 формируют на выходе сигнал ошибки, по которому производитс strobe 2, which leads to the entry of zero information in the corresponding triggers of register 6, In this case, the elements And 4 form at the output an error signal, which is produced

ловторное считывание информации из накопител 1 по прежнему адресу. Если при заданном формирователем 2 количестве циклов считывани ошибка не устран етс , элементы И 4 выдают на выход устройства сигнал неустранимой ошибки.Lovtornoe reading information from the drive 1 is still the address. If, with the number of read cycles specified by the shaper 2, the error is not eliminated, the AND 4 elements output an unrecoverable error signal to the device output.

Таким образом, использование пар разнопол рных импульсов, наведенных в разр дных минах накопител 1 при пропускании по адресной шине импульса тока, дл обнаружени ошибок лю.бой кратности в считанном из накопител 1 числе позвол ет значительно сократить аппаратурные затраты дл контрол правильности считанной из naf-iHTH информации. Thus, the use of pairs of opposite-polarity pulses induced in the discharge mines of accumulator 1 when a current pulse is passed through the address bus to detect errors of any multiplicity in the number 1 read out of accumulator 1 allows a significant reduction in hardware costs to control the correctness of the read from naf- iHTH information.

Claims

1. USSR author's certificate number 467409, cl. G 11 C 29/00, 15.04. 1975.

2. Samofalov K.G., et al. Structural-logical methods for increasing the reliability of memory devices, M., Mashinostroenie, 1976, p. 103, fig. 44 (prototype).