SU364933A1 - Многоканальный функциональный преобразователь - Google Patents
Многоканальный функциональный преобразовательInfo
- Publication number
- SU364933A1 SU364933A1 SU1382996A SU1382996A SU364933A1 SU 364933 A1 SU364933 A1 SU 364933A1 SU 1382996 A SU1382996 A SU 1382996A SU 1382996 A SU1382996 A SU 1382996A SU 364933 A1 SU364933 A1 SU 364933A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- memory
- decoder
- analog
- converter
- digital
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1
.Функциональный преобразователь предназначен дл применени в аналоговых вычислительных устройствах, где требуетс быстрый ввод большого числа подлежащих воспроизведению функциональных зависимостей. При этом аргумент воспроизводимой зависимости может быть как функцией времени, так и любой функцией конечных величин другой физической природы в зависимости от того, какие зависимые и независимые переменные участвуют в решении задачи.
Известны функциональные преобразователи , содержащие запоминающее устройство, устройство управлени , цифро-аналоговый преобразователь, коммутаторы, регистр.
В известных функциональных преобразовател х (ФП) запоминающее устройство (ЗУ) используетс в виде оперативной пам ти . Считываемые из ЗУ сигналы определ ютс блоком адресов. Полоса пропускани таких преобразователей в основном определ етс временем обращени к ЗУ, последовательного опроса числовых чеек.
С целью увеличени полосы пропускани и оперативности проведени расчетов предлагаемый ФП отличаетс тем, что он содерл ит ЗУ с произвольным доступом к числовым чейкам при считывании, первый вход которого подключен к аналого-цифровому преобразователю через дешифратор аргумепта.
Второй вход ЗУ подключен к устройству управлени через дешифратор каналов, выход ЗУ соединен через регистр чисел со входом цифро-аналогового преобразовател . Примепение ЗУ с произвольным доступом к ч 1словым чейкам дает минимальное врем обращени , так как в этом случае поиском необходимой чейки (необходимого значени функции) управл ет сам аргумепт (адрес),
преобразованный с помощью аналого-цифрового преобразовател в цифровой код.
На фиг. 1 показана структурна схема ФП с элементами св зи с аналоговой частью вычислительного устройства; на фиг. 2 - ЗУ (металлпзирова П а перфокарта), в которое записываютс подлежащие воспроизведению функциональные зависимости; на фиг. 3-(а, б, в) элемент считывани ЗУ; на фиг. 4 -
считывающа матрица.
ФП содержит коммутатор входного напр жени 1, устройство управлени УУ 2, аналого-цифровой преобразователь АЦП 3, дешифратор аргумента 4, ЗУ 5 с пропзвольным
доступом к числовым чейкам дл хранени функциональных зависимостей, дешифратор каналов 6, регистр числа 7, цпфро-апалоговый преобразователь ЦАП 8, коммутатор выходных напрнжепий 9 и аналоговое запомипэющее устройство 10.
Блоки преобразовател построены с использованием известных элементов вычислительной техники.
В основу построени ЗУ с произвольным доступом к числовым чейкам положена металлизированна перфокарта (фиг. 2) с элементом считывани (фиг. 3). Отверстие на карте соответствует единице в данном разр де , непробита часть - нулю. На карте размещаетс 30 п тиразр дных чисел. Считывание информации осуществл етс с помощью трансформаторов с воздушным зазором. ЗУ выполнено в виде нескольких обойм, в которые вставл ютс фольгнрованные перфокарты . Одна перфокарта служит дл записи п воспроизведени одной функциональной зависимости .
ФП работает следующим образом.
В обоймы ЗУ вставл ют перфокарты, содержащие воспроизводимые функциональные зависимости. Очередность переключени каналов и функциональных зависимостей обеспечиваетс УУ 2, совместно с коммутаторами 1 и 9 Е дешифраторами 4 и 5. Импульсы переключени каналов задаютс генератором канальных импульсов, вход щим в устройстВС1 2. Дл выбора обоймы, содержащей перфокарту с необходимой в данный момепт функцией, в ЗУ 5 имеютс адресные трансформаторы ГЛ, TAz, .... ТАп, которые управл ютс дешифратором коммутатора каналов 6 посредством ключей. Когда открываетс выбранный ключ, то через диодно-трансформаторный вентиль (первична обмотка Wi трансформатора ТАг и диод) начинает протекать ток, Э.Д.С., наведенна во вторичной обмотке трансформатора TAi в опросных цеп х, ничего не измен ет, так как диоды в этих цеп х преп тствуют прохождению тока в этом направлении. Входное напр жение, поступающее в АЦП 5 через коммутатор / преобразуетс в двоичный код, который затем поступает на входы дешифратора 4. После чего на выходе дешифратора 4 подключаетс соответствующий ключ, и в одной из 30 опросных цепей начинает проходить ток. Наведенна в цеп х считывани э.д.с. имеет такой знак, что диоды на выходе этих цепей оказываютс включенными в пр мом направлении , и на усилители считывани сигнал не
поступает. Считывание функции обеспечиваетс схемой формировани импульса. При поступлении импульса из этой схемы прекращаетс ток в первичной обмотке ТАг, и при спаде тока во вторичной обмотке наводитс э.д.с. такого знака и величины, что диод в опросной цепи запираетс . В опросной цепи происходит спад тока, и в цеп х считывани вырабатываетс импульс, поступающий на
вход усилител считывани . При этом наведенна э.д.с. имеет такой знак, что диоды в цеп х считывани закрыты. После усилени сигналов цифровое значение функции поступает в регистр 7. Затем в ЦАП 8 происходит
преобразование этого значени в аналоговый вид и напр жение с его выхода поступает в АЗУ. После чего УУ 2 восстанавливает в схеме исходное состо ние и подключаетс следующий канал. После преобразовани аргумента в цифровой код поирк требуемого значени функции осуществл етс почти мгновенно (врем обращени в ЗУ составл ет микросекунды) по сравнению с ЗУ с последовательным перебором числовых чеек.
Рассмотренный ФП не требует перестройки , при смене воспроизводимых функций. Необходима только замеиа перфокарт на требуемые . При наличии библиотеки карт оперативность расчетов значительно иовышаетс .
Предмет и з о б р е т е и и
Многоканальный функпиональный преобразователь , содержащий устройство управлеПИЯ , св занное с аналого-цифровым преобразователем , с коммутаторами, один из которых подключен к аналого-цифровому преобразователю , отличающийс тем, что, с целью повышени быстродействи , он содержит дешифратор и подключенное к нему первым входом запоминающее устройство с произвольным доступом к числовым чейкам, соединеппое выходом с регистром чисел, дешифратор каналов, к которому подсоединен второй
вход запоминающего устройства, соединенный также с устройством управлени , и цифро-аналоговый преобразователь, подключенный входами к устройству управлени и к регистру чисел, а выходом - ко второму коммутатору .
иг 2 КодаВи/е ш,ины аргумента Фиг.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1382996A SU364933A1 (ru) | 1969-11-27 | 1969-11-27 | Многоканальный функциональный преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1382996A SU364933A1 (ru) | 1969-11-27 | 1969-11-27 | Многоканальный функциональный преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU364933A1 true SU364933A1 (ru) | 1972-12-28 |
Family
ID=20448543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1382996A SU364933A1 (ru) | 1969-11-27 | 1969-11-27 | Многоканальный функциональный преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU364933A1 (ru) |
-
1969
- 1969-11-27 SU SU1382996A patent/SU364933A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850004684A (ko) | 반도체 기억 장치 | |
KR850700177A (ko) | 메모리 장치 | |
KR860009422A (ko) | 기억회로 | |
US3012240A (en) | Digital-to-analog converter | |
SU364933A1 (ru) | Многоканальный функциональный преобразователь | |
GB1123612A (en) | Improvements in or relating to coded information analysing arrangements | |
US3218634A (en) | Magnetic core matrix arrangement employing readout from selected nonmagnetized cores | |
SU809564A1 (ru) | Дешифратор | |
US3465303A (en) | Content addressable memory employing sequential control | |
US3241128A (en) | Magnetic systems | |
GB895835A (en) | Improvements in or relating to digital information storage systems | |
US4163870A (en) | Circuit for producing a pulse succession | |
SU628535A2 (ru) | Магнитное запоминающее устройство | |
SU1043750A1 (ru) | Ассоциативное запоминающее устройство | |
US2973902A (en) | Decimal accumulating shift register | |
SU1172020A1 (ru) | Устройство дл преобразовани алфавитно-цифровых кодов | |
SU498647A1 (ru) | Накопитель магнитного оперативного запоминающего устройства | |
US3187311A (en) | Memory core device | |
SU661772A1 (ru) | Устройство дл преобразовани сигнала в двоичный код | |
SU1037345A1 (ru) | Ассоциативное запоминающее устройство | |
SU447708A1 (ru) | Устройство дл формировани к-значных функций | |
SU532131A1 (ru) | Устройство дл выборки информации из блоков пам ти | |
SU610175A1 (ru) | Ассоциативное запоминающее устройство | |
SU1594542A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU888112A1 (ru) | Устройство дл масштабировани |