SU341024A1 - Устройство для выделения приращений цифровой интегрирующей мащины - Google Patents

Устройство для выделения приращений цифровой интегрирующей мащины

Info

Publication number
SU341024A1
SU341024A1 SU1409945A SU1409945A SU341024A1 SU 341024 A1 SU341024 A1 SU 341024A1 SU 1409945 A SU1409945 A SU 1409945A SU 1409945 A SU1409945 A SU 1409945A SU 341024 A1 SU341024 A1 SU 341024A1
Authority
SU
USSR - Soviet Union
Prior art keywords
isolating
code
node
masket
increases
Prior art date
Application number
SU1409945A
Other languages
English (en)
Original Assignee
А. Н. Фуженков , А. Ганитулйн
Publication of SU341024A1 publication Critical patent/SU341024A1/ru

Links

Description

Изобретение относитс  к области вычислительной техники .и может быть использовано при построении цифровых интегрирующих машин , оперирующих с многоразр дными .приращени ми .
Известна цифрова  интегрирующа  мащина, в которой триращение результата Операции сложени , умножени , делени  и других
А7Р
AZ--,
(Р и 5 иоследовательные коды, поступающие из блока арифметики в блок выделени  приращений ) представл етс  одним из членов р да ±(0, 20, 21, 22, ... 2).
Дл  (повышени  точности вычислений в предложенное устройство введены узел выделени  приближенного значени  приращени , узел выделени  труппы старших разр дов, 1подключенные к узлу управлени , и блок пам ти, один вход которого подключен непосредственно к узлу выделени  приюлиженного значени  приращени , а другой вход через конъюнктивные элементы - к узлу выделени  грутпы старших разр дов.
знаковых разр дов делимого Р и делител  S и на минимальном оборудовании.
На чертеже показана схема устройства дл  выделени  многоразр дных шриращений.
Устройство содержит вход /, па который подаетс  код Р, вход 2, па который подаетс  код S, вход 3, на который поступает сигнал очистки, вход 4, на который подаютс  тактовые импульсы, узел 5 управлени , выход 6, с
которого снимаетс  знак лриращени , выход 7, с которого снимаетс  сигнал разрещени  выдачи группы разр дов кода S, выход 8, с которого снимаетс  уровень, управл ющий приемом разр дов кодов Р и S в узлы, узел 9 выделени  группы старших разр дов из кода S, конъюнктивные элементы 10, блок // пам ти , узел 12 выделени  приближенного значени  приращ.ени  AZ, выход 13, с которого снимаетс  приращение AZ.
Выделение многоразр дного приращени 
AZ, представл ющего собой частное от делени  кода Р на код S, состоит в следующем. Сначала в узле 12 формируетс  приближенное
значение частного AZ путем выделени  из кода Р целой части. Это выделение осуществл етс  старшей единицей в коде 5. Затем
старших разр дов кода S, формируема  в узле 9, поступают на входы блока 11, который каждой Комбинации входных величин приводит в соответствие точное значение многоразр дного приращени  AZ. Количество cтaipшиx разр дов в группе определ етс  прин тым диапазоном многоразр дных приращений.
Поскольку коды Р и 5  вл ютс  последовательными , формирование приближенного значени  Приращени  AZ происходит в процессе поступлени  кодов в устройство выделени . Кажда  единица в коде Р и коде 5 приводит
к изменению текущего значени  AZ. По этой
причине точное значение приращени  AZ выбираетс  из блока 11 после тото, как сформируетс  окончательное значение AZ, т. е. после поступлени  на вкоды ycTf)t)CTBa выделени  зн йвв«Х зщц, . Сигнал разре|1ени  AttfuaiiiMeWBn старидах разр дов Kol,att|tfpmiifdBl ||f||||||||yp 4 5, поступает на ра ш|Ш№шма Ы|у шъю1ктивных элеменTOBjf1T 1Sj H ™o re€-T4y сигналом считывани  с блока //.
Узел 5 после лриема знаковых разр дов
кодов Р и S формирует знак приращени  AZ, сигнал, разрещающий выдачу группы старших разр дов кода S в (блок // пам ти; сигнал, блокирующий входы узлов 9 и 12.
Блок 11 пам ти каких-либо схемных особенностей не содержит.
Предмет изобретени 
Устройство дл  выделени  приращений цифровой интегрирующей машины, содержащее узел управлени , соединенный с конъюнктивными элементами, отличающеес  тем, что, с целью повышени  точности и быстродействи , в него введены узел выделени  приближенного значени  приращени , узел выделени  группы старщих разр дов, подключенные к узлу управлени , и -блок пам ти, один вход которого подключен непосредственно к узлу выделени  приближенного значени  приращени , а другой вход через конъюнктивные элементы - к узлу выделени  группы старших разр дов .
-7J
SU1409945A Устройство для выделения приращений цифровой интегрирующей мащины SU341024A1 (ru)

Publications (1)

Publication Number Publication Date
SU341024A1 true SU341024A1 (ru)

Family

ID=

Similar Documents

Publication Publication Date Title
US6049815A (en) Method and apparatus for finite field multiplication
US4135249A (en) Signed double precision multiplication logic
CA2072505C (en) Code transmitting apparatus and code transmission system
GB1517170A (en) Method of producing pseudo-random binary signal sequences
SU341024A1 (ru) Устройство для выделения приращений цифровой интегрирующей мащины
JP3764560B2 (ja) デジタル遅延回路及びデジタルpll回路
US4173789A (en) Multiplication control system
US4837791A (en) Counter
CN111630509B (zh) 执行积和运算的运算电路
Moore On the least absolute remainder Euclidean algorithm
SU711560A1 (ru) Устройство дл логарифмировани
RU2045769C1 (ru) Многофункциональный логический модуль
JP4140156B2 (ja) アドレス発生回路、アドレス発生装置およびアドレス発生方法
SU456270A1 (ru) Устройство дл делени
SU280535A1 (ru) Устройство формирования временных импульсных последовательностей
SU403073A1 (ru) Двухтактный двоичный счетчик
KR970005175A (ko) 파이프라인 구조에 근거한 곱셈/나눗셈 공유 처리기 구조
Tarroux et al. Optimization of microcontrollers by partitioning
SU935972A1 (ru) Устройство дл выделени экстремальных значений функции
SU807320A1 (ru) Веро тностный коррелометр
SU762007A1 (ru) Цифровой фильтр 1
SU913363A1 (ru) УСТРОЙСТВО ДЛЯ ШИФРАЦИИ ЕДИНИЦ И НУЛЕЙ В η-РАЗРЯДНОМ ДВОИЧНОМ КОДЕ 1
SU642704A1 (ru) Устройство дл вычислени зависимости вида
SU546882A1 (ru) Суммирующее устройство
SU425178A1 (ru) Устройство для прерывания программ