SU307523A1

SU307523A1 - BRUSHED DEVICE

Info

Publication number: SU307523A1
Application number: SU1361597A
Authority: SU
Original assignee: Е. Н. Иванов, Ю. П. Сафоненков , С. Коткин

Description

Предлагаемое нересчетноё устройство Может быть использовано в автоматике и вычислительной технике.Proposed non-nescale device Can be used in automation and computing.

Известно, что дл ответственных систем с целью получени верного результата решение одной и той же задачи осуществл етс несколькими пересчетными схемами с последующим сравнением результатов.It is known that for the responsible systems in order to obtain the correct result, the solution of the same task is carried out by several recalculation schemes with the subsequent comparison of the results.

В частности, используютс устройства, состо щие из трех пересчетных схем, выходы которых соединены со схемой, работающей по принципу кворума «два из трех, т. е. дающей выходной сигнал только при поступлении двух или трех входных сигналов.In particular, devices are used consisting of three scaling circuits, the outputs of which are connected to a circuit that operates according to the quorum principle "two out of three, i.e., giving the output signal only when two or three input signals are received.

Недостатком такого устройства вл етс то, что нри наличии случайных имнульсов помех, сдвинутых по времени друг относительно друга и вызывающих поочередный сбой всех нересчетных схем, сигнал на выходе устройства будет отсутствовать.The disadvantage of such a device is that, if there are random impulses of interference that are time-shifted relative to each other and cause the successive failure of all non-redundant circuits, there will be no signal at the output of the device.

С целью исправлени ощибок, возникающих в результате сбоев любой нересчетной схемы предлагаемое пересчетное устройство содержит блоки обнаружени сбоев, каждой пересчетной схемы и генератор импульсов, соединенный входами трех элементов «И, вторые входы которых подключены к выходам соответствующих блоков обнаружени сбоев, а выходы элементов «И через элементыIn order to correct faults resulting from failures of any nonclassified scheme, the proposed recalculation device contains failure detection blocks, each recalculation circuit and a pulse generator connected by the inputs of three AND elements, the second inputs of which are connected to the outputs of the corresponding error detection blocks, and the outputs of the AND through the elements

«ИЛИ соединены со входами соответствующих пересчетных схем.“OR are connected to the inputs of the respective scaling circuits.

Па чертеже показана схема предлагаемого пересчетного устройства.Pa drawing shows a diagram of the proposed counting device.

Пересчетное устройство содержит пересчетные схемы 1, состо щие из п триггерных чеек 2, схему кворума «два из трех 5, блоки 4 дл обнаружени ошибки, состо щие из логических элементов «И 5 и логических элементов «ИЛИ 6, логические элементы «И 7, логические элементы «ИЛИ 8 и генератор тактовых имнульсов 9.The scaling device contains scaling circuits 1 consisting of n trigger cells 2, a quorum scheme two out of three 5, blocks 4 for detecting an error, consisting of logical elements AND 5 and logical elements OR 6, logical elements AND 7, logical elements “OR 8 and clock generator 9.

Парафазные сигналы, снимаемые с выходовParaphase signals taken from the outputs

триггерных чеек 2 каждой пересчетной схемы /, обозначены как и а, в и s, с и с. Кажда нара элементов 5 анализирует состо ни одноименных триггерных чеек 2 трех пересчетных схем 1 и, в случае, если состо ни the trigger cells 2 of each scaling circuit / are designated as well as a, b and s, c and c. Each of the elements 5 analyzes the states of like trigger cells 2 of three recalculating circuits 1 and, if the states

триггерных чеек какой-либо пересчетной схемы отличаютс от состо ний тех же триггерных чеек двух других нересчетных схем, то на одном или неско.тьких выходах элементов 5 по в тс сигналы А, В или С, посгупающиоthe trigger cells of any scaling circuit differ from the states of the same trigger cells of the two other non-counting circuits, then at one or several of the outputs of the elements 5 the signals A, B or C are received in

на элемент «ИЛИ 6.on the element "OR 6.

Если сигналы на выходе каждого блока 4 дл обнаружени ошибки обозначить через У1, 2, УЗ, то общий алгоритм работы блоков дл обнаружени ошибки каждой из трех пеу , Л) + Ла + Л™ У2 Б + jBa +Sm-i + -6m УЗ 2 г -т-1 Ч т, где B}. С Аа - ajSiCi 82 С Лт-1 tifn-i йпвпСп -m-i А-т. ипвпСп tint йивпСп 0.пвпСпТаким образом, если в какой-либо из пересчетных схем произошел сбой, то на выходе соответствуюш,его блока 4 обнаружени ошибки по витс сигнал рассогласовани У. Этот сигнал, поступив на элемент «И 7, разрешит прохождение тактовых импульсов. Тактовые импульсы с выхода элемента «И 7 через элемент «ИЛИ 8 будут поступать на вход пересчетной схемы до те хпор, пока не исчезнет сигнал рассогласовани У, т. е. до тех пор, пока не будет исправлена ошибка, вызванна сбоем соответствующей пересчетной схемы. Врем , необходимое на исправление ошибки , будет тем меньше, чем будет больше частота тактовых импульсов относительно частоты счетных импульсов. Предмет изобретени Пересчетное устройство, содержашее три пересчетные схемы на триггерах, схему кворума «два из трех, входы которой подключены к выходам пересчетных схем, и логические элементы «И, «ИЛИ, отличающеес тем, что, с целью исправлени ошибок, возникаюших в результате сбоев любой нересчетной схемы и генератор импульсов, соединенный с первыми входами трех элементов «И, вторые входы которых подключены к выходам соответствуюших блоков обнаружени сбоев, а выхода элементов «И через элементы «ИЛИ соединены со входами соответствуюш,их пересчетных схем.If the signals at the output of each block 4 for error detection are denoted by U1, 2, UZ, then the general algorithm of operation of the blocks for detecting the error of each of the three peu, L) + La + L ™ U2 B + jBa + Sm-i + -6m UZ 2 g -t-1 ch t, where b}. С Аа - ajSiCi 82 С Lt-1 tifn-i пппппп-m-i А-т. Thus, if any of the scaling circuits failed, then the output of its error detection unit 4 is Wyth error signal Y. This signal, arriving at the And 7 element, will allow the passage of clock pulses. The clock pulses from the output of the element “AND 7 through the element“ OR 8 will be fed to the input of the scaling circuit until hpor until the error signal Y disappears, i.e., until the error caused by the failure of the corresponding scaling circuit disappears. The time required for error correction will be the shorter, the greater the frequency of the clock pulses relative to the frequency of the counting pulses. The subject of the invention is a recalculation device, containing three scaling circuits on triggers, a quorum circuit "two out of three, whose inputs are connected to the outputs of scaling circuits, and logic elements" AND, "OR, characterized in that, in order to correct errors resulting from failures any non-transferable circuit and a pulse generator connected to the first inputs of the three elements "AND, the second inputs of which are connected to the outputs of the corresponding failure detection blocks, and the outputs of the elements" AND through the elements "OR are connected to the inputs of S., their counting circuits.