SU348993A1

SU348993A1 - DEVICE FOR PULSE SUMMATION

Info

Publication number: SU348993A1
Application number: SU1606573A
Authority: SU
Original assignee: А. А. Мельников , В. Н. Лебедев

Description

Устройство относитс к области измерительной техники и автоматики и может быть использовано при построении технических средств автоматики и измерительных систем, например, дл суммировани нескольких последовательностей импульсов с частотной модул цией .The device relates to the field of measurement technology and automation and can be used in the construction of automation equipment and measurement systems, for example, to sum up several pulse sequences with frequency modulation.

Известно устройство дл суммировани иМПульсных сигналов, преобразующее число одновременно поступающих Импульсов в последовательную серию импульсов, задержанных относительно друг друга.A device for summing impulse signals is known that converts the number of simultaneously arriving Pulses into a series of pulses delayed relative to each other.

Однако в таком устройстве при формировании суммарной последовательности часть импульсов может поступить после окончани измерительного интервала, что приводит к ощибкам в результатах сложени .However, in such a device, during the formation of the total sequence, a portion of the pulses may arrive after the end of the measuring interval, which leads to errors in the results of the addition.

Предложенное устройство отличаетс тем, что в нем суммирование осуществл етс на счетчике с фиксацией совпадени входных импульсов во времени на дещифраторе кратности совпадений, выходы которого св заны с управл ющими входами схем запрета, а к их информационным входам подключены шины суммируемых импульсов. Выходы схем запрета подключены ко входам триггеров соответствующих разр дов счетчика, а выходы схем запрета каналов с нечетной кратностью совпадени через схему «ИЛИ дополнительно подключены ко входу одновибратора с нулевым временем восстановлени , выход которого через формирователь и схему запрета подключен ко входу триггера первого разр да счетчика.The proposed device is characterized in that in it the summation is carried out on a counter with fixing the coincidence of the input pulses in time on the resolver multiplier, the outputs of which are connected to the control inputs of the inhibit circuits, and the buses of summable pulses are connected to their information inputs. The outputs of the inhibit circuits are connected to the trigger inputs of the corresponding bits of the counter, and the outputs of the inhibit channels with odd multiplicity match through the OR circuit are additionally connected to the input of the one-vibrator with zero recovery time, the output of which is connected to the trigger input of the first discharge counter .

Это позвол ет повысить точность выполнени операции.This makes it possible to increase the accuracy of the operation.

Схема предлол енного устройства дл случа совпадени во времени не более 5 (приThe circuit of the predlozhenny device for the case of coincidence in time not more than 5 (with

условии совпадени в следующий момент времени не более двух импульсов) изображена на чертеже.the condition of coincidence at the next time point (no more than two pulses) is shown in the drawing.

Устройство содержит дещифратор кратности совпадений 1, на входы которого подключены шины входных импульсов 2, подключенные ко входам схемы «ИЛИ 3. Выходы 4, 5 дешифратора 1 подключены ко входам схем «ИЛИ 5 и 7 соответственно. Выходы схем «ИЛИ 3, 6, 7 8, 9 дешифратора 1 подключены ко входам формирователей 10-14 соответственно . Выход формировател 10 через линию задержки 15 св зан с информационными входами схем запрета 16-19. Выходы схем запрета 17 и 19 соединены со входамиThe device contains a match multiplexer 1, the inputs of which are connected to the bus of input pulses 2 connected to the inputs of the OR 3 circuit. The outputs 4, 5 of the decoder 1 are connected to the inputs of the OR 5 and 7 circuits, respectively. The outputs of the circuits “OR 3, 6, 7 8, 9 of the decoder 1 are connected to the inputs of the drivers 10-14, respectively. The output of the driver 10 via the delay line 15 is connected to the information inputs of the inhibitor circuits 16-19. The outputs of the ban 17 and 19 are connected to the inputs

схемы «ИЛИ 20, выход которой подключен ко входу составного одновибратора 21 с нулевым временем восстановлени . Выход одновибратора 21 подключен ко входу формировател 22 и к управл ющему входу схемыThe "OR 20" circuit, the output of which is connected to the input of the composite one-shot 21 with zero recovery time. The output of the one-shot 21 is connected to the input of the imaging unit 22 and to the control input of the circuit

ционным входом схемы запрета 24 и.входом схемы «ИЛИ 6.prohibition of the prohibition scheme 24 and the input of the scheme “OR 6.

Информационный вход схемы запрета 2§ соединен с выходом формировател 10. Выход формировател 22 через схему «ИЛИ 25, второй вход которой соединен с выходом линии задержки 15, подключен к информационному входу схемы запрета 26. Управл ющий вход схемы запрета 24, выход которой подключен ко входу схемы «ИЛИ 7, св зан через инвертор 27 с управл ющим входом схемы запрета 26, соединенной по выходу со входом триггера 28 первого разр да счетчика 29. Выход триггера 28 соединен через схему «ИЛИ 30, на другие входы которой подключены выходы схем запрета 16 и 17, со входом триггера 31 второго разр да счетчика 29. Выход триггера 31, в свою очередь, через схему «ИЛИ 32, на другие входы которой подключены выходы схем запрета 18 и 19, соединен со входом триггера 33. Триггер 33 по выходу, как и все остальные триггеры 34 счетчика 29, св зан со счетными входами триггеров соседних разр дов. Управл ющие входы схем запрета 16-18 соединены с выходами схем «И 35-37 соответственно. Пр мые входы схем «И 55-37 соединены с выходами формирователей //-13, а инверсные входы-с выходами формирователей 12-14 соответственно. Управл ющий вход схемы запрета 19 св зан с выходом формировател 14.The information input of the prohibition circuit 2§ is connected to the output of the generator 10. The output of the imaging module 22 through the OR 25 circuit, the second input of which is connected to the output of the delay line 15, is connected to the information input of the prohibition circuit 26. The control input of the prohibition circuit 24, the output of which is connected to the input of the OR 7 circuit is connected via an inverter 27 to a control input of the inhibit circuit 26 connected to the trigger input 28 of the first discharge of counter 29. The output of the trigger 28 is connected via the circuit OR 30, to the other inputs of which the inhibit circuit outputs are connected 16 and 17, with about the trigger input 31 of the second bit of the counter 29. The trigger output 31, in turn, through the “OR 32” circuit, to the other inputs of which the outputs of the inhibitors 18 and 19 are connected, is connected to the trigger input 33. The trigger 33 is output, like all the rest of the triggers 34 of the counter 29 are associated with the counting inputs of the triggers of adjacent bits. The control inputs of the inhibit circuits 16-18 are connected to the outputs of the & 35-37 circuits, respectively. The direct inputs of the circuits “AND 55-37” are connected to the outputs of the formers // - 13, and the inverse inputs to the outputs of the formers 12-14, respectively. The control input of the inhibit circuit 19 is associated with the output of the driver 14.

Устройство работает следующим образом.The device works as follows.

Входные импульсы поступают на щины 2 и через схему «ИЛИ 3, формирователь 10, линию задержки 15, схему «ИЛИ 25 и схему запрета 26, на управл ющий вход которой через инвертор 27 в случае несовпадени во времени имиульсов поступает разрешающий сигнал, передаютс на вход триггера 23 первого разр да счетчика 29.The input pulses are fed to the lines 2 and through the circuit OR 3, the driver 10, the delay line 15, the circuit OR 25 and the prohibition circuit 26, the control input to which through the inverter 27 in the case of a mismatch in time imulses receives an enable signal, is transmitted to the input trigger 23 of the first discharge of counter 29.

При совпадении любых двух импульсов сигнал с выхода 4 дешифратора / через схему «ИЛИ 6, формирователь 11 и инвертор 27 по управл ющему входу схемы запрета 26 прекращает поступление импульсов на вход триггеру 28. Через схему «И 35, на инверсный вход которой сигнал не подан, сигнал с выхода 4 дешифратора / поступает на уг1равл ющий вход схемы запрета 16 и разрешает прохождение задержанного во времени входного импульса (точнее двух совпавших импульсов ) через схему «ИЛИ 30 на вход триггера 3tl второго разр да счетчика 25 и в нем записывзетс число 2.When any two pulses coincide, the signal from the output 4 of the decoder / through the circuit "OR 6, the driver 11 and the inverter 27 to the control input of the inhibit circuit 26 stops the flow of pulses to the input trigger 28. Through the circuit" And 35, to the inverse input of which the signal is not supplied The signal from the output 4 of the decoder / enters the biasing input of the inhibit circuit 16 and allows the delayed input pulse (more precisely, two matched pulses) to pass through the OR 30 circuit to the trigger input 3tl of the second digit of counter 25 and the number 2 is written in it.

При совцадении трех импульсов сигнал по вл етс на щинах и б дешифратора /. Через схему «И 36, на инверсный вход которой импульс не подаетс , на управл ющий вход схемь запрета поступает разрешающий сигнал, а в счетчик, как и в предыдущем случае через схему «ИЛИ 30 записываетс число 2. Одновременно через схему «ИЛИ 20 сигнал поступает на одновибратор 21, построенный таким образом, что формируемые им импульсы равны по длительности разрешающей способности счетчика и возможно формирование очередного импульса сразу же после окончани предыдущего. Сигнал, сформированный по заднему фронту импульса с выхода одновибратора 21 на формирователе 22 через схему «ИЛИ 25 и открь1тую к этому времени схему запрета 26, поступает на вход триггера 28, записыва в счетчике единицу. Таким образом, в счетчик записываетс число 3.When a combination of three pulses occurs, the signal appears on the women and b decoder /. Through the circuit "AND 36, the inverse input of which the pulse is not fed, the control input of the inhibit circuit receives the enabling signal, and the counter, as in the previous case, the number 2 is recorded through the circuit" OR 30. At the same time, through the circuit "OR 20 the signal arrives on the one-shot 21, built in such a way that the pulses generated by it are equal in duration to the resolution of the counter and the formation of the next pulse is possible immediately after the end of the previous one. The signal generated by the trailing edge of the pulse from the output of the one-shot 21 on the shaper 22 through the circuit “OR 25 and the inhibitor circuit 26 opened by this time) is fed to the input of the trigger 28, recording one in the counter. Thus, the number 3 is written to the counter.

При совпадении четырех импульсов сигналы по вл ютс на выходах 4, 5 }i 6 дешифратора 1 и по аналогии со случаем двух совпадений открыта только схема запрета 18. В счетчик записываетс число 4 на триггер 33When four pulses coincide, the signals appear at the outputs 4, 5} i 6 of the decoder 1 and, by analogy with the case of two coincidences, only the inhibit circuit 18 is open. At the counter, the number 4 is written on the trigger 33

через схему «ИЛИ 32.through the scheme "OR 32.

При совпадении п ти импульсов сигналы формируютс на шинах 4, 5, 8 и 9 дешифратора 1, в счетчик записываетс число 4 и через одновибратор 21 аналогично случаюWhen the five pulses coincide, the signals are formed on buses 4, 5, 8 and 9 of the decoder 1, the number 4 is written to the counter and through the one-shot 21 like in the case

трех совпадений с задержкой во времени записываетс еще единица. Таким образом, в счетчик записываетс число 5.three matches with a time delay, one more is recorded. Thus, the number 5 is recorded in the counter.

Если во врем работы одновибратора 21 на вход устройства поступает импульс, то онIf during operation of the one-shot 21 a pulse arrives at the device input, then it

через открытую схему запрета 23 поступает на схему «ИЛИ 5 и аналогично сигналу с выхода 4 дешифратора / записывает в счетчик число 2. При поступлении двух совпадающих импульсов через схему «ИЛИ 7 аналогично сигналу с выхода 5 дешифратора / в счетчик записываетс число 3.through the open inhibit circuit 23 enters the OR 5 circuit and, similarly to the signal from the output 4, the decoder / writes the number 2 into the counter. When two matching pulses flow through the OR 7 circuit, the same number is written to the output from the decoder 5/3.

Предмет изобретени Subject invention

Устройство дл суммировани импульсов, содержащее дешифратор кратности совпадени импульсов во времени и св занные с ним логические схемы, формирователи и двоичный счетчик, линию задержки, одновибратор с нулевым временем восстановлени ,. отли чающеес тем, что, с целью повышени точности выполнени операции, выходы дешифратора через формирователи и схемы «ИA device for summing pulses, comprising a decoder of the multiplicity of coincidence of pulses in time and associated logic circuits, drivers and a binary counter, delay line, one-shot with zero recovery time,. distinguished by the fact that, in order to improve the accuracy of the operation, the decoder outputs through the drivers and the AND

подключень к управл ющим входам схем запрета , к информационным входам которых через схемы «ИЛИ подключены шины суммируемых импульсов, выходы схем запрета подключены ко входам триггеров соответствующих разр дов счетчика, а выходы схем запрета каналов с нечетной кратностью совпадени через схему «ИЛИ подключены ко входу одновибратора с нулевым временем восстановлени , выход которого через формирователь и схему запрета подключен ко входу триггера первого разр да счетчика.connecting to the control inputs of the inhibit circuits, to the information inputs of which, through the OR circuits, buses of summable pulses are connected, the outputs of the inhibit circuits are connected to the trigger inputs of the corresponding counter bits, and the outputs of the inhibit circuits of channels with an odd multiplicity of coincidence via the OR circuit with zero recovery time, the output of which through the driver and the inhibit circuit is connected to the input of the first discharge trigger of the counter.