SU254228A1

SU254228A1 - REVERSE IMPULSE COUNTER IN BINARY DR-DISCHARGE CODE WITH CONSTANT NUMBER OF UNITS

Info

Publication number: SU254228A1
Application number: SU1190210A
Authority: SU
Original assignee: А. А. Шейпак

Description

Предложенное устройство относитс к области вычислительной техники.The proposed device relates to the field of computing.

Известны счетчики импульсов в двоичном п-разр дном коде, содержащие регистр информации , задающее устройство, содержащее вспомогательный регистр, делитель частоты входных импульсов, блок собирательных схем и схему совпадени .Binary n-bit pulse counters are known, containing an information register, a driver that contains an auxiliary register, an input pulse frequency divider, a block of collecting circuits, and a matching circuit.

Предложенный счетчик отличаетс от известных тем, что в нем поразр дные выходы счетчика импульсов соединены со входами схем совпадени соответствующих групп, выходы которых через поразр дные собирательные схемы подключены к счетным входам триггеров соответствующих разр дов счетчика импульсов, один из выходов каждого триггера счетчика импульсов подключен к первому входу схемы совпадени этого же разр да, вторые входы поразр дных схем совпадени подключены к шине управл ющих сигналов, а выход каждой поразр дной схемы совпадени через линию задержки подключен ко входу собирательной схемы того же разр да.The proposed counter differs from the known ones in that the bitwise outputs of the pulse counter are connected to the inputs of matching circuits of the respective groups, the outputs of which are connected to the counting inputs of the triggers of the corresponding bits of the pulse counter via the bitwise collective circuits of the pulse counter. the first input of the matching circuit of the same bit, the second inputs of the bit matching circuits are connected to the control signal bus, and the output of each bit matching circuit Through a delay line connected to the input of the collecting circuit of the same bit.

Это позвол ет упростить устройство.This simplifies the device.

Схема устройства показана па чертеже.Diagram of the device shown pa drawing.

Устройство содержит счетчик импульсов / па триггерах 2-7, первую группу 8 схем совпадени , содержащую схемы совпадени 9-13, вторую группу }4 схем совпадени , содержащую схемы совпадени 15-20, третьюThe device contains a pulse counter / pa triggers 2-7, the first group of 8 matching schemes, containing the matching schemes 9-13, the second group} 4 matching schemes, containing the matching schemes 15-20, the third

группу 21 схем совпадени , содержащую схемы совпадени 22-26 и поразр дные схемы объединени 27-34, входную схему объедпнен-и 35, поразр дные схемы совпадени a group of 21 matching schemes, containing matching schemes 22-26 and bitwise merging schemes 27-34, an input scheme combined with 35, bitwise matching schemes

36-41 и линию задержки 42, поразр дные ли-нии задержки 43-49, входные шины управл ющих сигналов 50, 51 и шину управл ющих сигналов 52.36-41 and the delay line 42, the fractional delay lines 43-49, the input buses of the control signals 50, 51, and the control signal bus 52.

Число различных состо ний п-разр дногоThe number of different states of n-bit

счетчика устройства в коде Л из п равно , где С - число сочетаний.the device counter in the code L of n is equal to, where C is the number of combinations.

Так, дл счетчика в коде 3 из 6 будет следующа последовательность состо ний: 000111100011Thus, for a counter in code 3 of 6, the following sequence of states would be: 000111100011

001011100101001011100101

001101100110001101100110

001110101001001110101001

010011101010010011101010

010101101100010101101100

010110110001010110110001

011001110010011001110010

011010110100011010110100

011100111000011100111000

Принима в каждом кодовом слове счет единиц и разр дных мест справа налево, можно определить следующие правила пересчета в коде N из п:Accepting in each code word the count of units and bit places from right to left, you can define the following recalculation rules in code N of n:

сто ща на i-ом разр дном месте, сдвигаетс на 1+1 место.standing on the i-th bit of the place is shifted by 1 + 1 place.

2.Если на первом разр дном месте стонт нуль, перва из единиц находитс на t-ом разр дном месте, а на разр дном месте стоит нуль, то i- единица сдвигаетс на i+ место .2. If the first bit in the first place is a zero zero, the first of the units is in the t-th place, and the place is zero, then the i-unit shifts to the i + place.

3.Если на первом разр дном месте стоит нуль, перва из едипиц находитс на I-OM разр дном месте, на разр дных местах с i по (где , 2, 3, . . .) сто т единицы, то единица, сто ща на месте i + k переходит на i + разр дное место, а k единиц занимают разр дные места с 1-го по fe-oe.3.If there is a zero in the first bit place, the first of the units is on the I-OM bit place, in the bit places from i to (where, 2, 3, ...) are units of units, then the unit in place, i + k moves to i + bit place, and k units occupy bit places from 1st to fe-oe.

Устройство работает следующим образом.The device works as follows.

Все импульсно-потенциальные схемы совпадени , подсоединенные к правым выходам триггеров 2-7, пропускают импульс при записи в триггере единицы. Схемы совпадени , подключенные к левым выходам триггеров 2-6, пропускают импульс при записи в триггере нул . Пусть в исходном состо нии записаны единицы в первые три разр да счетчика (триггеры 2-4). При наличии единицы в первом разр де счетчика 1, импульсы со входа которого через схему совпадени 9 поступают в группу 8 схем совпадени , определ ющую первый переход . При наличии перехода после 1-го, 2-го или 3-го разр дов счетчика / группа 8 схем совпадени с выходов схем 12, 13 или 11 выдает сигнал на счетный вход соответственно триггера 2, 3 или 4, перевод его в состо ние «О, а импульс с выхода этого триггера переводит разр д «О перехода в состо ние «1.All potential impulse matching circuits connected to the right outputs of the flip-flops 2-7 pass a pulse when writing to the flip-flop one. The coincidence circuits connected to the left outputs of the flip-flops 2-6 pass a pulse when writing to the flip-flop zero. Let units in the initial state be written in the first three bits of the counter (triggers 2–4). If there is a unit in the first discharge of counter 1, the pulses from the input of which through the coincidence circuit 9 enter the group 8 coincidence circuits defining the first transition. If there is a transition after the 1st, 2nd or 3rd bits of the counter / group 8 of the coincidence circuit with the outputs of the circuits 12, 13 or 11, it outputs a signal to the counting input of trigger 2, 3 or 4, respectively, transferring it to the state Oh, and the impulse from the output of this trigger transfers the bit “About the transition to the state“ 1.

На вход группы 14 схем совпадени входной импульс поступает только при наличии нул в первом разр де счетчика. Комбинационна группа 14 схем совпадени работает аналогично группе 8 и предназначена дл создани управл ющего сигнала при определении перехода . Управл ющий сигнал с выходов схем совпадени 19 или 20 поступает на вход триггера счетчика 1, в котором занисана «1 перехода и на вход группы 2/, предназначенной дл записи единиц в первые триггеров.The input pulse of the group 14 of the coincidence circuit arrives only if there is a zero in the first discharge of the counter. The combination group 14 of the coincidence circuit works similarly to group 8 and is intended to create a control signal in determining the transition. The control signal from the outputs of the coincidence circuits 19 or 20 is fed to the trigger input of counter 1, which has an "1 transition" and to the input of group 2 / intended for recording units into the first triggers.

Так как триггеры 2-7 соединены по схеме двоичного счетчика, то при наличии сочетани подача единицы в триггер, в котором записана единица, создает комбинацию , а при наличии сочетаний или , подача единицы в триггер, в котором записана перва единица, создает комбинации или - - «О, что соответствует операции сквозного переноса двоичного счетчика. При наличии сквозного переноса в комбинации - по вл етс импульс на одной из схем совпадени 22, 23 или 24. Этот импульс через собирательную схему 28 поступает на счетный вход триггера 2. При сквозном переносе вSince the triggers 2-7 are connected according to the binary counter scheme, in the presence of a combination, supplying the unit to the trigger in which the unit is recorded creates a combination, and if there are combinations or, supplying the unit to the trigger in which the first unit is recorded creates either or - “Oh, that corresponds to the operation of end-to-end transfer of a binary counter. If there is a through transfer in combination, a pulse appears on one of the 22, 23 or 24 coincidence circuits. This pulse through the collecting circuit 28 is fed to the counting input of trigger 2. With the through transfer to

комбинации по вл етс импульс на одной из схем совпадени 25 или 26, который через собирательную схему 27 постунает на счетные входы триггеров 2 и 3.A combination appears on one of the matching schemes 25 or 26, which, through the collecting circuit 27, posts on the counting inputs of the flip-flops 2 and 3.

Таким образом, группы 8, 14 и 21 схем совпадени создают управл ющие сигналы переброса триггеров двоичного счетчика дл всех трех правил иересчета кода .V из п.In this way, groups of 8, 14, and 21 matching schemes generate trigger signals for flip-flops of a binary counter for all three rules and the code recalculation .V of p.

Собирательные схемы «ИЛИ 29-32 служат дл объединени сигналов, поступающих на счетные входы триггеров 2-5.Collective circuits "OR 29-32" serve to combine the signals arriving at the counting inputs of the flip-flops 2-5.

Дл реализации реверсивного счета в коде 3 и 6 к счетчику им1нульсов в двоичномTo implement a reversal count in codes 3 and 6 to the counter of pulses in binary

6-разр дном коде с посто нным числом единиц 34 подсоединены схемы совнадени 36-41, линии задержки 42-48 и схема объединени 35. Допустим, что в исходном состо нии счетчик работает в режиме сложени , унравл ющий импульс вычитани со входа 50 проходит через схему объединени 35, открывает схе.мы совнадени 36-41 тех разр дов счетчика, в которых занисаны нули, и через линию задержки 42 поступает на сброс всех триггеров счетчика, перевод их в .состо ние «О.A 6-bit code with a constant number of 34 units is connected to the joint circuits 36-41, delay lines 42-48 and combining circuit 35. Suppose that in the initial state the counter operates in the addition mode, the read subtraction pulse from input 50 passes through unification scheme 35, opens the schemes of joint 36-41 of those bits of the counter, in which zeros are underrated, and through the delay line 42 enters the reset of all the counter triggers, transferring them to the state "O.

С выхода схем совпадени 36-41 импульсы через линии задержки 43-48 поступают на счетные входы тех триггеров, в которых приFrom the output of the matching circuits 36–41, pulses through the delay lines 43–48 arrive at the counting inputs of those triggers, in which

окончании операции счета - сложени , были записаны нули. Счетчик начинает проводить счет инверсии кода числа в пр мом направлении . Управл ющий импульс сложени со входа 51 проходит через схему объединени 35,the end of the account operation is addition, zeros were written. The counter starts counting the number code in the forward direction. The control pulse from the input 51 passes through the combining circuit 35,

открывает схемы совнадени 36--41 тех разр дов счетчика 1, в которых записаны нули, и через линию задержки 42 поступает на сброс счетчика 1. С выходов схем совпадени 35-40 импульсы через линии задержки 43-48 поступают на счетные входы триггеров дл записи в счетчик 1. Счетчик 1 начинает проводить счет числа в пр мом направлении.opens the coincidence circuit 36--41 of those bits of counter 1, in which zeros are written, and through the delay line 42 enters the reset of counter 1. From the outputs of the 35-40 coincidence circuits, pulses through the delay lines 43-48 are sent to the counting inputs of flip-flops for recording into counter 1. Counter 1 starts counting numbers in the forward direction.

Предмет изобретени Subject invention

Реверсивный счетчик импульсов в двоичном «-разр дном коде с иосто нным числом единиц , содержащий триггерный счетчик импульсов , поразр дные логические схемы, линии задержки, группы схем совпадени , отличающийс тем, что, с целью упрощени устройства , в нем поразр ные выходы счетчика импульсов соединены со входами схем совпадени соответствующих групп, выходы которых через поразр дные собирательные схемыA reversible pulse counter in a binary "-discharge code with an iestable number of units, containing a trigger pulse counter, bitwise logic circuits, delay lines, a group of coincidence circuits, characterized in that, in order to simplify the device, it has serial output counters of pulses connected to the inputs of the matching circuits of the corresponding groups, whose outputs through bitwise collective circuits

подключены к счетным входам триггеров соответствующих разр дов счетчика импульсов, один из выходов каждого триггера счетчика импульсов подключен к первому входу схемы совпадени этого же разр да, вторые входыconnected to the counting inputs of the trigger of the corresponding bits of the pulse counter; one of the outputs of each trigger of the pulse counter is connected to the first input of the coincidence circuit of the same bit, the second inputs

поразр дных схем совпадени подключены к шине управл ющих сигналов, а выход каждой поразр дной схемы совпадени через линию задержки подключен ко входу собирательной схемы того же разр да.The matching bit circuits are connected to the control signal bus, and the output of each bit match circuit via the delay line is connected to the input of the collecting circuit of the same bit.