SU404112A1

SU404112A1 - DEVICE FOR AUTOMATIC REGISTRATION

Info

Publication number: SU404112A1
Application number: SU1629785A
Authority: SU
Inventors: В. Кривенков В.

Description

1one

Изобретение относитс к устройствам дл автоматической регистрации ошибочных кодов преобразователей угол - код и может быть использовано в системах автоматики и вычислительной техники, в частности при испытани х , проверках и исследовании надежности преобразователей угол - код.The invention relates to devices for automatically registering error codes of angle-code converters and can be used in automation and computer systems, in particular, in tests, checks and studies of the reliability of angle-code converters.

Известное из основного авт. св. № 235417 устройство аналогичного назначени содержит параллельно соединенные эталонный и провер емый преобразователи, св занные с общим приводом, генератор импульсов, соединенный с распределителем, пороговые схемы, подключенные к преобразовател м и св занные с логическими схемами, объединенными с.хемой несовпадени ; схему «И, соединенную с первым разр дом распределител и с одним из входов эталонного преобразовател , выход схемы «И подсоединен к дополнительным входам пороговых схем, триггер подготовки, подключенный к выходу схемы несовпадени , а через первый вентиль, соединенный с распределителем ,- к триггеру останова, сдвигающий регистр, св занный через второй вентиль с выходо.м логической схемы эталонного преобразовател , через третий вентиль - с генератором импульсов, через четвертый вентиль- с распределителем, причем второй, третий и четвертый вентили подключены к триггеру останова.Known from the main auth. St. No. 235417, a device of similar purpose contains parallel-connected reference and test converters connected to a common drive, a pulse generator connected to a distributor, threshold circuits connected to the converters and connected to logic circuits combined with a mismatch circuit; And circuit connected to the first distributor bit and one of the inputs of the reference converter, AND output connected to additional threshold circuit inputs, preparation trigger connected to the mismatch circuit output, and through the first valve connected to the distributor to trigger shutdown, shifting the register, connected through the second valve to the output of the logic circuit of the reference converter, through the third valve to the pulse generator, through the fourth valve to the distributor, the second, third and fourth second valves are connected to the stop trigger.

Однако известное устройство регистрирует любые ошибки испытываемого преобразовател , в том числе неустойчивые (однократные ) сбои и одиночные помехи.However, the known device records any errors of the converter under test, including unstable (single) failures and single interferences.

Цель изобретени - повышение надежности устройства.The purpose of the invention is to increase the reliability of the device.

Эта цель достигаетс включением в схему дополнительных триггера и схемы «И и двух последовательно соединенных схем задержки,This goal is achieved by including in the circuit an additional trigger and an And circuit and two serially connected delay circuits,

причем дополнительный триггер подклгочен через вентиль к триггеру подготовки, выходы дополнительного триггера и триггера подготовки св заны с дополнительной схемой «И, подсоединенной к триггеру останова, цепочкаthe additional trigger is connected via a valve to the preparation trigger, the outputs of the additional trigger and the preparation trigger are connected to the additional AND circuit connected to the stop trigger, the chain

схем задержки св зана с выходом первого разр да распределител импульсов, выход цепочки подключен к нулевому входу триггера подготовки, выход первой схемы задержки подключен к нулевому входу дополнительногоthe delay circuits are connected to the output of the first discharge of the pulse distributor, the output of the chain is connected to the zero input of the preparation trigger, the output of the first delay circuit is connected to the zero input of the additional

триггера, а начало цепочки св зано с дополнительной схемой «И.trigger, and the beginning of the chain is associated with an additional scheme “I.

На чертеже показана функциональна схема предлагаемого устройства. Устройство содержит эталонный преобразоват&лъ 1 и провер емый преобразователь 2, посаженные на вал двигател 3. Распределитель импульсов 4, подключенный к входам обоих преобразователей 1 и 2, св зан с генератором импульсов 5. Выходы эталонного иThe drawing shows a functional diagram of the proposed device. The device contains a reference transducer & l 1 and a tested transducer 2, mounted on the shaft of the engine 3. A pulse distributor 4 connected to the inputs of both transducers 1 and 2 is connected to a pulse generator 5. The outputs of the reference and

провер емого преобразователей соединеныchecked transducers are connected

соответственно с пороговыми схемами 6, 7 и 8, 9. Первый разр д распределител импульсов 4 св зан с первым разр дом эталонного преобразовател 1 и схемой «И 10. Ко второму входу схемы «И 10 подключен первый выход эталонного преобразовател 1. Первый разр д провер емого преобразовател к распределителю не подключен. С первыми выходами преобразователей 1 и 2 соединены пороговые схемы 6 и 8 соответственно, пороговые схемы 7 и 9 св заны со вторыми выходами преобразователей. Кроме того, к дополнительным входам пороговых схем 6 и 8 подключен выход схемы «И 10. Выходы пороговых схем 6 и 7 соединены с логической схемой 11, пороговые схемы 8 и 9 св заны с логической схемой 12. Обе логические схемы 11 и 12 подключены к схеме несовпадени 13, св занной с единичным входом триггера подготовки 14, к выходу которого через дифферейдирующую цепочку 15 подключен единичный вход дополнительного триггера 16. Выходы дополнительного триггера 16 и триггера подготовки 14, а также первый разр д распределител импульсов 4 соединены с дополнительной схемой «И 17, св занной с триггером останова 18. Последовательна цепочка элементов 19 и 20 задержки соедин ет выход первого разр да распределител импульсов 4 с нулевым входом триггера подготовки 14. Выход первого из элементов 19 цепочки подключен к нулевому входу дополнительного триггера 16. Вентиль 21, управл емый триггером останова 18, соедин ет генератор импульсов 5 с цеп ми сдвига регистра 22. Вентиль 23 св зывает выход логической схемы 11 со входом регистра 22. Вентиль 24 св зывает регистр 22 с распределителем 4. Регистр 22 подключен к блоку индикации 25.correspondingly with threshold circuits 6, 7 and 8, 9. The first bit of the pulse distributor 4 is connected with the first bit of the reference converter 1 and the “AND 10 circuit.” The first output of the reference converter 1 is connected to the second input of the “And 10” circuit. The transducer under test is not connected to the distributor. Threshold circuits 6 and 8, respectively, are connected to the first outputs of converters 1 and 2, and threshold circuits 7 and 9 are connected to the second outputs of the converters. In addition, the output of the And 10 circuits is connected to the additional inputs of the threshold circuits 6 and 8. The outputs of the threshold circuits 6 and 7 are connected to logic circuit 11, the threshold circuits 8 and 9 are connected to the logic circuit 12. Both logic circuits 11 and 12 are connected to a mismatch 13, connected to a single input of trigger 14, to the output of which a single input of additional trigger 16 is connected through the differential circuit 15. The outputs of additional trigger 16 and trigger 14, as well as the first discharge of pulse distributor 4 are connected to An “17” circuit connected to the stop trigger 18. A sequential chain of delay elements 19 and 20 connects the output of the first bit of the pulse distributor 4 to the zero input of preparation trigger 14. The output of the first element 19 of the chain is connected to the zero input of additional trigger 16. A gate 21, controlled by a stop trigger 18, connects a pulse generator 5 to the shift chains of register 22. A gate 23 connects the output of logic circuit 11 to a register 22 input. A gate 24 connects a register 22 to a distributor 4. A register 22 is connected to display unit 25.

Устройство работает следующим образом.The device works as follows.

На каждый из разр дов эталонного 1 и провер емого 2 преобразователей последовательно поступают импульсы от общего распределител 4. Продвижение импульсов в распределителе осуществл етс генератором 5.For each of the bits of the reference 1 and the tested 2 transducers, the pulses from the common distributor 4 are successively received. The pulses in the distributor advance by the generator 5.

Преобразователи работают синхронно от общего двигател 3 с одинаковой начальной установкой. Схема «И 10, св занна с первым разр дом распределител 4, первым выходом эталонного преобразовател 1 и входами пороговых схем 6 и 8, предназначена дл устранени неоднозначности считывани первых разр дов преобразователей 1 и 2 (опращиваетс первый разр д только у преобразовател 1, у преобразовател 2 первый разр д отключен), значени нервого разр да преобразовател 1 вл ютс общими дл обоих преобразователей, так как выход схемы «-И 10 подключен одновременно к пороговым схемам 6 и 8.Converters operate synchronously from the common engine 3 with the same initial installation. An AND 10 circuit associated with the first bit of the distributor 4, the first output of the reference converter 1 and the inputs of the threshold circuits 6 and 8 is designed to disambiguate the reading of the first bits of the converters 1 and 2 (the first bit of the first bit is inverted transducer 2 is the first bit disconnected), the nerve discharge values of transducer 1 are common to both transducers, since the output of the ' -10 circuit is simultaneously connected to threshold circuits 6 and 8.

Благодар тому, что управл ющий вход схемы «И 10 подключен к первому разр ду Due to the fact that the control input of the circuit "And 10 is connected to the first bit

распределител , св зь между первым выходом преобразовател 1 и входами пороговых схем 6 и 8 осуществл етс только на первом такте работы распределител . V-код, получаемый от преобразователей, пройд через пороговые схемы, преобразуетс логическими схемами М и 12 в двоичный код. Схема несовпадени 13 выдает сигнал при рассогласовании кодов преобразователей 1 и 2. Допустим оба преобразовател вырабатывают идентичные коды. При этом триггер подготовки 14 находитс в состо нии «О, а триггер останова 18 - в состо нии «1. Вентили 21 и 23 открыты.the distributor, the connection between the first output of the converter 1 and the inputs of the threshold circuits 6 and 8 is carried out only at the first operation cycle of the distributor. The V code received from the transducers, having passed through the threshold circuits, is converted by logic circuits M and 12 into binary code. The mismatch circuit 13 generates a signal when the codes of the converters 1 and 2 are mismatched. Suppose both converters produce identical codes. In this case, preparation trigger 14 is in the "O" state, and stop trigger 18 is in the "1. Valves 21 and 23 are open.

Сдвигающий регистр 22 принимает через вентиль 23 последовательный код с выхода логической схемы 11 эталонного преобразовател 1. Сдвиг кода пропускают через вентиль 21 с помощью тактовых импульсов от генератора 5. В каждом цикле опроса регистр 22 преобразует последовательный код эталонного преобразовател 1 в параллельный код.The shift register 22 receives through valve 23 a serial code from the output of logic circuit 11 of reference converter 1. The code shift is passed through valve 21 using clock pulses from generator 5. In each polling cycle, register 22 converts the serial code of reference converter 1 into a parallel code.

Если на каком-то из тактов преобразователь 2 сработал неправильпо, то возникший на выходе схемы несовпадени 13 сигнал переводит триггер подготовки 14 в состо ние «1.If at any of the clocks converter 2 has triggered incorrectly, then the signal that occurred at the output of the mismatch circuit 13 transfers the trigger of preparation 14 to the state "1.

Перед фиксацией регистром 22 ощибочного кода производитс анализ устойчивости сбоев , который основан на запоминании в сравнении результатов двух соседних циклов опроса и происходит следующим образом.Before fixing by the register 22 of the security code, an analysis is made of the stability of failures, which is based on the memorization in comparison of the results of two adjacent polling cycles and proceeds as follows.

Триггер подготовки 14 запоминает результаты контрол преобразовател 2 на данном цикле опроса: дополнительный триггер 16 хранит результаты предыдущего цикла опроса .The trigger preparation 14 remembers the results of the control of the converter 2 on this survey cycle: an additional trigger 16 stores the results of the previous survey cycle.

Сравнение содержимого триггера подготовки 14 и триггера 16 производитс дополнительной схемой «И 17 на первом такте каждого цикла опроса и к триггеру останова 18 пропускаетс сигнал сбо в том случае, если сбой фиксируетс не менее, чем на двух циклах контрол подр д.A comparison of the contents of trigger preparation 14 and trigger 16 is performed by an additional circuit "AND 17" at the first cycle of each polling cycle and a fault signal is transmitted to the trigger 18 in the event that a failure is detected for at least two control cycles for another.

После сравнени информаци переноситс из триггера подготовки 14 в триггер 16, в результате чего триггер 14 готов к регистрации очередного цикла контрол . С этой целью на том же нервом такте, но с некоторой задержкой , осуществл емой схемой задержки 19 и определ емой временем срабатывани дополнительной схемы «И 17, производитс предварительпый сброс дополнительного триггера 16 в состо ние «О.After the comparison, information is transferred from preparation trigger 14 to trigger 16, with the result that trigger 14 is ready to register the next control cycle. To this end, at the same nerve cycle, but with some delay, implemented by delay circuit 19 and determined by the response time of the additional circuit "AND 17", the preliminary trigger 16 is reset to the state "O."

Тот же импульс, но задержанный схемой задержки 20 на врем срабатывани дополнительного тр.иггера 16, переносит содержимое триггера подготовки 14 в дополнительный триггер 16 со сбросом триггера подготовки в нулевое состо ние.The same impulse, but delayed by the delay circuit 20 for the response time of the additional trigger signal 16, transfers the contents of the preparation trigger 14 to the additional trigger 16 with resetting the preparation trigger to the zero state.

Так как по первому такту работы распределител импульсов 4 на пороговые схемыSince the first cycle of the pulse distributor 4 on threshold circuits

поступает общий сигнал (от схемы «И 10), то схема несовпадени 13 на первом такте не срабатывает, и все операции по сравнению и переносу содержимого обеих групп производ тс беспреп тственно.If a common signal arrives (from the AND 10 circuit), the mismatch circuit 13 on the first clock cycle does not work, and all the operations of comparison and transfer of the contents of both groups are performed without obstacles.

Лри срабатывании триггера останова 18 отключаютс цепи вентилей 21 и 23, т. е. цепи приема и сдвига кода в регистре 22. При этом в регистре 22 (исключа первый разр д ) будет зафиксирован код, на котором произошла ошибка преобразовател 2. Дл исключени потери последнего разр да фиксируемого кода регистр 22 должен иметь дополнительный (п+1)-ый разр д. Индикаци кода регистра 22 осуществл етс со второго разр да, так как в первомразр де фиксируетс значение первого разр да не ошибочного , а следующего за ним кода.When triggering trigger 18 is triggered, the circuits of gates 21 and 23 are disconnected, i.e., the receive circuit and the code shift circuit in register 22. At the same time, register 22 (except for the first bit) will have a code on which converter 2 has failed. The last bit of the fixed code register 22 must have an additional (n + 1) -th bit. The code of the register 22 is indicated from the second bit, since the first bit fixes the value of the first bit not the error code, but the next one.

Предмет изобретени Subject invention

Устройство дл автоматической регистрации по авт. св. 235417, отличающеес .тем, что, с целью повышени надежности устройства , в него введены дополнительные триггер, схема «И и схемы задержки, перва из которых включена между триггером подготовки и дополнительным триггером, втора - между первым входом дополнительной схемы «И и дополнительным триггером, второй вход которого подключен через последовательпо соединенные дополнительный триггер и вентиль к выходу триггера подготовки и к третьему входу дополнительной схемы «И, выход дополнительной схемы «И соединен со входом триггера останова, а первый вход дополнительной схемы «И - с выходом первого разр да распределител импульсов.Device for automatic registration by author. St. 235417, characterized by the fact that, in order to increase the reliability of the device, an additional trigger was introduced, an AND scheme and delay circuits, the first of which is connected between the preparation trigger and the additional trigger, the second between the first input of the additional AND circuit and the additional trigger , the second input of which is connected via a successively connected additional trigger and valve to the output of the preparation trigger and to the third input of the additional circuit “AND, the output of the additional circuit“ AND is connected to the input of the stop trigger, a first input of an additional circuit "and - a first output distributor discharge pulses.