SU424120A1 - DEVICE FOR THE CONTROL OF DUPLATED CONTROL SYSTEMS - Google Patents
DEVICE FOR THE CONTROL OF DUPLATED CONTROL SYSTEMSInfo
- Publication number
- SU424120A1 SU424120A1 SU1771877A SU1771877A SU424120A1 SU 424120 A1 SU424120 A1 SU 424120A1 SU 1771877 A SU1771877 A SU 1771877A SU 1771877 A SU1771877 A SU 1771877A SU 424120 A1 SU424120 A1 SU 424120A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- control
- logical
- duplated
- error
- Prior art date
Links
Description
1one
Изобретение относитс к области автоматики и контрольно-измерительной техники и может быть применено дл контрол дублированных систем управлени .The invention relates to the field of automation and instrumentation technology and can be used to control duplicate control systems.
Известно устройство дл контрол дублированных систем управлени , содержаш,ее два идентичных логических блока, входы которых подключены ко входным шинам устройства.It is known a device for monitoring duplicated control systems, containing its two identical logical blocks, the inputs of which are connected to the input buses of the device.
Однако это устройство в случае отказа одного из блоков неспособно определить отказавший блок и имеет на выходе ошибочный сигнал, что снижает надежность его работы.However, this device in the event of a failure of one of the units is unable to determine the failed unit and has an erroneous signal at the output, which reduces its reliability.
Предложенное устройство отличаетс тем, что в него введены две схемы сравнени и логическа схема «ИЛИ, а в каждом логическом блоке элемент «ИЛИ-НЕ с одним типом ошибки последовательно соединен с элементом «ИЛИ-ИЕ с другим типом ошибки; выходы логических блоков, соединенные с выходами элементов «ИЛИ-НЕ одного типа ошибки, подключены ко входам двух схем сравнени и ко входам логической схемы «ИЛИ, выход которой подключен к выходной шине устройства.The proposed device is characterized in that two comparison schemes and a logical OR circuit are introduced into it, and in each logical block the element OR-NOT with one type of error is sequentially connected to the element OR-IE with another type of error; the outputs of logic blocks connected to the outputs of the elements OR of the same type of error are connected to the inputs of two comparison circuits and to the inputs of the logical OR circuit whose output is connected to the output bus of the device.
Это позвол ет повысить надежность устройства .This makes it possible to increase the reliability of the device.
Схема устройства изображена на чертеже.Diagram of the device shown in the drawing.
Устройство содержит входные шины 1, логические блоки 2 и 3, элементы «ИЛИ-НЕ 4-7 с типом ошибок , элементы «ИЛИ-The device contains input bus 1, logical blocks 2 and 3, the elements "OR-NOT 4-7 with the type of errors, the elements" OR-
НЕ 8 п 9 с типом ошибок , логическую схему «ИЛИ 10, выходную шину 11, схемы сравнени 12, 13, контрольную шину 14 блока 2 и контрольную шину 15 блока 3. Устройство работает следуюшим образом. Входные сигналы по входным шинам 1 устройства поступают на логические блоки 2 и 3. Нусть на выходе элемента «ИЛИ-НЕ 4 по вилась ложна «1. Если при этом на выходеNOT 8 p 9 with error type, logic circuit "OR 10, output bus 11, comparison circuits 12, 13, control bus 14 of block 2 and control bus 15 of block 3. The device works as follows. The input signals on the input bus 1 of the device arrive at logical blocks 2 and 3. But at the output of the element “OR NOT 4 appeared false“ 1. If this output
элемента «ИЛИ-НЕ 5 - «О, то на выходе элемента «ИЛИ-НЕ 8 по вл етс ложный «О. Выходной сигнал на выходной шипе 11 устройства не изменитс , так как правильна «1 с выхода элемента «ИЛИ-НЕ 9 логического блока 3 через логическую схему «ИЛИ 10 поступает на выходную шипу 11. Кроме того , схема сравнени 12 при комбинации «1 на выходах элементов «ИЛИ-НЕ 8 и 9 соответственно срабатывает и на контрольнойthe element “OR-NOT 5 -“ O, then at the output of the element “OR-NOT 8, a false“ O. The output signal on the output spike 11 of the device does not change, since the correct "1 from the output of the element" OR NOT 9 logical unit 3 through the logic circuit "OR 10 is fed to the output spike 11. In addition, the comparison circuit 12 with the combination" 1 at the outputs elements "OR-NOT 8 and 9, respectively, works on the control
шине 14 по вл етс сигнал отказа логического блока 2. При отказе элемента «ИЛИ-НЕ 8 (ошибка типа ) схема срабатывает аналогично . При отказе в логическом блоке 3 ложный «О может по витьс на выходе элемента «ИЛИ-НЕ 9. Правильна «1 с выхода элемента «ИЛИ-НЕ 8 через логическую схему «ИЛИ 10 будет поступать на выходную шину 11 и на выходе контрольной шины 15 схемы сравнени 13 при комбинацииbus 14 receives a logic 2 block failure signal. If the OR-NOT 8 (type error) element fails, the circuit operates in the same way. If the logic block 3 fails, a false “O may occur at the output of the element“ OR NONE 9. Correct ”1 from the output of the element“ OR NONE 8 through the logic circuit “OR 10 will flow to the output bus 11 and at the output of the control bus 15 comparison schemes 13 with a combination
па выходах элементов «ИЛИ-НЕ PA outputs of the elements "OR NOT
8 и 9 соответственно, по вл етс сигнал отказа логического блока 3.8 and 9, respectively, a logical block 3 failure signal appears.
Таким образом, любой одиночный отказ в блоках устройства либо подавл етс схемой элемента, либо корректируетс на выходе устройства с одновременной локализацией отказавшего блока.Thus, any single failure in the device blocks is either suppressed by the element circuit or corrected at the device output with simultaneous localization of the failed block.
Предмет изобретени Subject invention
Устройство дл контрол дублированных систем управлени , содержащее два идентичных логических блока, входы которых подключены ко входным шинам устройства, о тл и ч а ю ш, е е с тем, что, с целью повышени надежности устройства, в него введены две схемы сравнени и логическа схема «ИЛИ, а в каждом логическом блоке элемент «ИЛИ-НЕ одного типа ошибки последовательно соединен с элементом «ИЛИ-НЕ другого типа ошибки, выходы логических блоков , соединенные с выходами элементов «ИЛИ-НЕ одного типа ошибки, подключены ко входам двух схем сравнени и ко входам логической схемы «ИЛИ, выход которой пол,ключен к выходной шине устройства.A device for monitoring duplicated control systems, containing two identical logical blocks, whose inputs are connected to the input buses of the device, about which, in order to increase the reliability of the device, two comparison circuits and a logical one are introduced into it. the circuit “OR, and in each logical block the element“ OR is NOT one type of error is connected in series with the element OR of NO other type of error, the outputs of logic blocks connected to the outputs of the elements OR of the same type of error are connected to the inputs of two circuits compared and to the inputs of the logic circuit “OR, the output of which is a floor, is connected to the output bus of the device.
(1(one
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1771877A SU424120A1 (en) | 1972-04-12 | 1972-04-12 | DEVICE FOR THE CONTROL OF DUPLATED CONTROL SYSTEMS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1771877A SU424120A1 (en) | 1972-04-12 | 1972-04-12 | DEVICE FOR THE CONTROL OF DUPLATED CONTROL SYSTEMS |
Publications (1)
Publication Number | Publication Date |
---|---|
SU424120A1 true SU424120A1 (en) | 1974-04-15 |
Family
ID=20510366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1771877A SU424120A1 (en) | 1972-04-12 | 1972-04-12 | DEVICE FOR THE CONTROL OF DUPLATED CONTROL SYSTEMS |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU424120A1 (en) |
-
1972
- 1972-04-12 SU SU1771877A patent/SU424120A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4843608A (en) | Cross-coupled checking circuit | |
DE3485467D1 (en) | SELF-CHECKING COMPUTER ARRANGEMENT. | |
GB1400631A (en) | Programme controlled data processing systems | |
JPS63502939A (en) | Parity detection system for wide area bus circuits | |
SU424120A1 (en) | DEVICE FOR THE CONTROL OF DUPLATED CONTROL SYSTEMS | |
GB1444513A (en) | Control method using computers operating in parallel | |
JPS62293441A (en) | Data outputting system | |
SU1156273A1 (en) | Three-channel redundant computer system | |
SU881682A1 (en) | Duplicated device | |
SU955539A1 (en) | Majority redundancy device | |
SU1626476A1 (en) | Backup fault-tolerant device | |
JPS6227814A (en) | Fault detection circuit | |
SU1112567A2 (en) | Majority device | |
SU618875A1 (en) | Three-channel redundancy device | |
SU645160A2 (en) | Device for detecting faults in backed-up discrete automatic apparatus | |
SU892732A1 (en) | Majority device | |
SU1265993A1 (en) | Pulse distributor with check | |
SU637816A1 (en) | Three-channel redundancy arrangement | |
SU819995A1 (en) | Redundancy device | |
SU410386A1 (en) | ||
SU739537A1 (en) | Device for majority selection of signals | |
SU519863A1 (en) | Three-channel majority backup logical unit | |
SU903883A2 (en) | Redundancy device | |
SU478310A1 (en) | Redundant device | |
SU1359912A1 (en) | Device for checking binary-five-digit code |