SU1173416A1 - Apparatus for detecting distortions in binary chains - Google Patents
Apparatus for detecting distortions in binary chains Download PDFInfo
- Publication number
- SU1173416A1 SU1173416A1 SU833680774A SU3680774A SU1173416A1 SU 1173416 A1 SU1173416 A1 SU 1173416A1 SU 833680774 A SU833680774 A SU 833680774A SU 3680774 A SU3680774 A SU 3680774A SU 1173416 A1 SU1173416 A1 SU 1173416A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- outputs
- information
- input
- inputs
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ИСКАЖЕНИЙ В ДВОИЧНЫХ ПОСЛЕДОВАТЕЛЬНОСТЯХ , содержащее элемент И и счетчик , причем выходы счетчика вл ютс первой группой информационных вькодов устройства, синхровход .и информационный вход которого соединены с соответствую11Ц1ми входами элемента И, выход которого соединен со счетньм входом счетчика, отличающеес тем, что, с целью увеличениЕЯ диагностических возможностей за счат увеличени числа обнаруживаемых двойньк ошибок, в него- введен формир ватель сигнатур, информационные входы которого соединены с выходами счетчика , выходы формировател сигнатур вл ютс второй группой информационных выходов устройства, а синхро- . вход формировател сигнатур соединен . G синхровходом устройства. ч| СО t DEVICE FOR DETECTING distortion in the binary sequence comprising the AND and the counter, wherein the counter outputs are a first group of information vkodov device clock terminal .i information input coupled to inputs sootvetstvuyu11Ts1mi element and whose output is connected to the input of counter schetnm, characterized in that , in order to increase the diagnostic capabilities of the increase in the number of detected duplicate errors, a signature generator has been introduced into it, the information inputs of which are connected the counter outputs, the signature driver outputs are the second group of device information outputs, and the sync. Signature driver input is connected. G synchronous input device. h | CO t
Description
Изобретение относитс к вычислительной технике и может быть использ вано в системах диагностировани цифровых систем дл сжати двоичных последовательностей - реакций провер емого объекта на входные воздействи . Цель изобретени - увеличение диагностических возможностей устройства за счет:увеличени числа обнаруживаемых йвойных ошибок. На фиг, 1 приведен конкретньй вариант исполнени предлагаемого устройства дл четырехразр дного счетчика иформировател сигнатур,построенного на основе неприводимого много члена Ф(х) 1; на фиг. 2 график работы. Устройство содержит информационный 1 и синхронизирующий (синхровход)20 The invention relates to computing and can be used in systems for diagnosing digital systems for compressing binary sequences — reactions of a test object to input actions. The purpose of the invention is to increase the diagnostic capabilities of the device by: increasing the number of detected conservative errors. Fig. 1 shows a specific embodiment of the proposed device for a four-bit counter and a signature generator built on the basis of an irreducible many term F (x) 1; in fig. 2 schedule. The device contains informational 1 and synchronization (synchronous input) 20
2 входы, элемент И 3, счетчик 4 и формирователь сигнатур, состо щий из регистра 5 и сумматоров 6 -6 по модулю два, при этом первой и второй группами информационных выходов уст- 25 ройства вл ютс выходы счетчика 4 и выходы формировател сигнатур (регистра 5) соответственно.2 inputs, an AND 3 element, a counter 4 and a signature driver consisting of register 5 and modulators 6-6, two, the first and second groups of information outputs of the device 25 being the outputs of counter 4 and the signature generator outputs (register 5) respectively.
Устройство работает следующим образом,30The device works as follows, 30
В исходном состо нии счетчик и регистр установлены в состо ние 0,.,0. В процессе поступлени анализируемой последовательности на входы 1 и 2 устройства счетчик 4 осуществ- 35 л ет подсчет числа 1 во входной последовательности, одновременно часть схемы, состо ща из сумматоров по модулю два и регистра, осуществл ет сжатие последовательности сое- 40 то ний счетчика по закону примитивного многочлена Ф(Х). Пусть на входы устройства приходит правильна двоична последовательность 01000000000000000011. После прихода 45 последнего синхроимпульса в счетчике окажетс код 110О,Предположим, что при повторном поступлении анализн- руемой последовательности исказ тс два подчеркнутых символа, В этом 50 случае, очевидно, окончательное состо ние счетчика также будет равноIn the initial state, the counter and register are set to the state 0,., 0. In the process of entering the analyzed sequence to the inputs 1 and 2 of the device, the counter 4 performs counting of the number 1 in the input sequence, at the same time a part of the circuit consisting of modulo two adders and a register compresses the sequence of counters the law of the primitive polynomial F (X). Let the binary sequence 01000000000000000011 come to the device inputs. After the arrival of the 45th last clock pulse, 110O code will appear in the counter. Suppose that when you re-receive the analyzed sequence, two underlined characters are distorted, In this 50 case, obviously, the final counter state will also be equally
жений, в первом случае в регистре 5 формировател сигнатур после прохождени входной последовательности окажетс код 0110, во втором - 0101, Это происходит в результате преобразовани искаженной последовательност на входах устройства в искаженную последовательность состо ний счетчика , котора и Поступает на схемы,, осуществл ющие ее свертку по закону примитивного многочлена.In the first case, in register 5 of the signature generator, after passing the input sequence, the code will be 0110, in the second, 0101. This occurs as a result of converting the distorted sequence at the device inputs into a distorted sequence of counter states, which also enters the circuit convolution according to the law of a primitive polynomial.
Увеличение диагностических возможностей предлагаемого устройства иллюстрируетс графиком, приведенньм на фиг, 2, где изображена зависимост веро тности обнаружени двойных ошибок от длины контролируемой последовательности , где Р - веро тность пропуска двойной ошибки устройством, состо щим из параллельно соединенных счетчика состо ний и формировател сигнатур, Р - веро тность пропуска двойной ошибки предлагаемым устройством .The increase in the diagnostic capabilities of the proposed device is illustrated by the graph shown in FIG. 2, which shows the dependence of the probability of detecting double errors on the length of the monitored sequence, where P is the probability of a double error missing by the device consisting of parallel connected state counter and signature generator, P - the probability of missing a double error by the proposed device.
Как видно из фиг. 2, Р As can be seen from FIG. 2, P
PJ только при небольших значени х. Так как при контроле достаточно сложных цифровых узлов величина m значительно превьш1ает величину 10 бит, достоверность по отношению к обнаружению двойны1х ошибок в предлагаемом устройстве выше. 162 1100, т.е. искажени не будут.обнаружены . Еслиобъединить в одном устройстве по известным правилам метод счета состо ний и сигнатурный анализ (дл определенности рассмотрим четырехразр дный формирователь сигнатур , аналогичный на фиг, 1), т.е. подать анализируемую последова тельность на входы счетчика 4 и формировател сигнатур одновременно, то и в этом случае указанные искажени не будут обнаружены, так как формирователь сигнатур, как известно, не обнаруживает двойные ошибки при рассто нии между искаженными символами, N кратном 2 - 1, где N - степень примитивного многочлена одноканального формир о в ат ел с и г н атур. Предлагаемое же устройство обеспечивает обнаружение указанных иска10 IS 20 WPJ only for small values. Since, when monitoring fairly complex digital nodes, the value of m significantly exceeds the value of 10 bits, the reliability with respect to the detection of double errors in the proposed device is higher. 162 1100, i.e. no distortion will be detected. If, according to the well-known rules, we combine the state counting method and signature analysis (for definiteness, consider a four-bit signature generator, similar to FIG. 1), i.e. if you submit the analyzed sequence to the inputs of the counter 4 and the signature generator at the same time, then in this case the specified distortions will not be detected, because the signature generator, as is known, does not detect double errors with a distance between the distorted characters, N is a multiple of 2 - 1, where N is the degree of the primitive polynomial of a single-channel form in ate c and r n atur. The proposed device provides the detection of the specified 10 IS 20 W
ffJus.2ffJus.2
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833680774A SU1173416A1 (en) | 1983-11-29 | 1983-11-29 | Apparatus for detecting distortions in binary chains |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833680774A SU1173416A1 (en) | 1983-11-29 | 1983-11-29 | Apparatus for detecting distortions in binary chains |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1173416A1 true SU1173416A1 (en) | 1985-08-15 |
Family
ID=21095990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833680774A SU1173416A1 (en) | 1983-11-29 | 1983-11-29 | Apparatus for detecting distortions in binary chains |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1173416A1 (en) |
-
1983
- 1983-11-29 SU SU833680774A patent/SU1173416A1/en active
Non-Patent Citations (1)
Title |
---|
Гордон , Надиг. Локализаци неисправностей в микропроцессорных системах при помощи Шестнадцатиричных дслючевых кодов. -Электроника, 1977, № 5, с. 23-33. Барон Е.Д. О достоверности контрол двоичных последовательностей методом счета состо ний. -Автоматика и вычислительна техника, 1982, № 6, с. 66-70. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1173416A1 (en) | Apparatus for detecting distortions in binary chains | |
SU1112366A1 (en) | Signature analyzer | |
SU1061275A1 (en) | Device for single-error correction and multiple-error detection | |
SU1117848A1 (en) | Binary cyclic code decoder | |
SU873235A1 (en) | Decoder | |
SU962962A1 (en) | Signature analyzer | |
SU1019454A1 (en) | Device for checking multioutput digital stations | |
SU607349A1 (en) | Arrangement for majority decoding | |
SU1387202A2 (en) | Rotor correction device | |
SU1349009A1 (en) | Decoder | |
SU1206783A1 (en) | Device for odd-parity check of parallel binary code | |
SU1311021A1 (en) | Analog-to-digital converter with self-checking | |
SU736370A1 (en) | Converter-cyclic converter of time interval into digital code | |
SU1287137A1 (en) | Device for delaying information | |
SU1175022A1 (en) | Device for checking pulse trains | |
SU785993A1 (en) | Decoding device | |
SU1325417A1 (en) | Monitoring device | |
SU1633500A2 (en) | Error correcting device | |
SU416718A1 (en) | DEVICE FOR CHECKING CONVERTER ANGLE - CODE | |
SU462194A1 (en) | Device for automatic checking converters | |
SU1336010A1 (en) | Multiple-input signature analyzer | |
SU1068942A1 (en) | Device for checking binary information in berger codes | |
SU1247876A1 (en) | Signature analyzer | |
SU1589279A1 (en) | Device for shaping signatures | |
SU1048475A1 (en) | Signature analyser |