SU305473A1 - Логический импульсный дискриминатор совпадения - Google Patents

Description

Логический импульсный дискриминатор совпадени  предназначен дл  использовани  в устройствах автоматики и вычислительной техники, Б которых дл  решени  поставленной задачи необходимо контролировать совпадение моментов поступлени  импульсов, имеющих одинаковые пор дковые номера в двух непрерывных последовательност х импульсов, при возникающих между ними в рабочем режиме временных рассогласовани х до нескольких периодов повторени  импульсов.

Известен логический импульсный дискриминатор , содержащий два кольцевых счетчика , логические схемы фиксации совпадени  и относительного расхождени  на «+1 показаний кольцевых счетчиков и импульсный фазовый дискриминатор, состо щий из статического триггера и усилител  с противофазными входами и фильтрами дл  выделени  посто нной составл ющей напр жени .

Известный логический импульсный дискриминатор не выдает выходного напр жени  при временном рассогласовании на полпериода между передними фронтами сравниваемых импульсов. При совпадении передпих фронтов импульсов дискриминатор вырабатывает максимальное выходное напр жение. Но так как максимальное выходное напр жение вырабатываетс  и при временных рассогласовани х , превыщающих полпериода, с помощью

известного логического импульсного дискриминатора невозможно однозначно контролировать совпадение моментов поступлени  сравниваемых импульсов. Принципиально така  зависимость выходного напр жени  от временного рассогласовани  обусловлена тем, что в импульсном фазовом дискриминаторе управление усилителем производитс  сигпалами , снимаемыми с выходов одного триггера.

Целью предлагаемого изобретени   вл етс  осуществление контрол  совпадени  моментов поступлени  сравниваемых импульсов при отсчете времепного рассогласовани  между ними относительно этого совпадени  и при сохранении рабочей области дискриминационной характеристики до ±Л периодов временного рассогласовани  с линейным участком в прО делах +1 период.

Дл  этого предлагаемый логический импульсный дискриминатор совпадени  дополнительно содержит логическую схему фиксации относительного расхождени  на «-1 показаний кольцевых счетчиков и второй статический триггер, к первому и второму установочным входам которого подключепы соответственно выходы логических схем фиксации совпадени  и относительного расхождени  на «-1 показаний кольцевых счетчиков, а второй выход триггера подключен к одному из

которого подключен ко второму выходу первого статического триггера, первый и второй устаповочпые входы которого подключены соответственно к выходам логических схем фиксации совпадени  и относительного расхожде НИИ на «-|-1 показаний кольцевых счетчиков. В предлагаемом логическом импульсном дискриминаторе совпадени  из логических схем фиксации совпадени  и относительного расхождени  на «-)-1 и «-1 показаний кольцевых счетчиков и двух идентичных статических триггеров образованы две цепи дл  формировани  напр жений соответственно па нервый или второй противофазные входы усилител  в зависимости от знака временного рассогласовани  между сравниваемыми импульсами. Предлагаемый логический импульсный дискриминатор совпадепи  не выдает выходного напр жени  при совпадении передних фронтов сравниваемых импульсов (а также при установке в исходное положение) и выраОатывает выходное напр жение соответствующей пол рности, пронорциопальное временному рассогласованию, при временных рассогласовани х в пределах ±1 период и максимальное выходное напр жение соответствуюш,ей пол рности при времепных рассогласовани х, преваышающих 1 период.

На фиг. 1 приведена функциональна  схема логического импульсного дискриминатора совпадени , имеющего дискриминационную характеристику с рабочей O0vlacтью -р-З периода временного рассогласовани ; на фиг. 2, а, 4- временные диаграммы сигналов, по сн ющие работу дискриминатора; на фиг. 5 - дискриминационна  характеристика дискриминатора.

Функционально в состав рассматриваемого логического импульсного дискриминатора совпадени  вход т два п тиразр дных кольцевых счетчика 1 и 2, логическа  схема J фиксации совпадени  показаний кольцевых счетчиков, логическа  схема 4 фиксации относительного расхождени  на «±1 показаний кольцевых счетчиков, логическа  схема о фиксации относительного расхождени  на показаний кольцевых счетчиков, два статических триггера 6 и 7 и усилитель 8 с противофазными входами 9 и 10.

Кольцевые счетчики, на которые через входы 11 и 12 подаютс  две сравниваемые последовательности импульсов, имеют единичное состо ние в одном разр де и предназначены дл  фиксации текущего значени  временного рассогласовани  между импульсами, имеющими одинаковые пор дковые номера в своих последовательност х. Существующее временное рассогласование фиксируетс  относительным ноложением «1 информации в разр дах кольцевых счетчиков - разностью показаний кольцевых счетчиков.

Логическа  схема 3 фиксации совпадени  показаний ко.тьцевых счетчиков, образованна  схемами совпадени  13-17 и собирательной схемой 18, предназначена дл  формировани  сигналов при совпадении показапий кольцевых счетчиков. С этой целью ко входам схем совпадени  13-17 подключены соответственно единичные выходы i-x разр дов кольцевых счетчиков (разр дов, имеющих одинаковые пор дковые номера в кольцевых счетчиках).

Логическа  схема 4 фиксации относительного расхождени  па «-р1 показаний кольцевых счетчиков, образованна  схемами совпадени  19-23 и собирательной схемой 24 предназначена дл  формировани  сигналов, когда показани  кольцевого счетчика 1 на единицу больше показаний кольцевого счетчика 2. С этой целью ко входам схем совпадени  УУ-

23 подключены соответственно единичные выходы ()-x разр дов кольцевого счетчика 1 и i-x разр дов кольцевого счетчика 2.

Логическа  схема 5 фиксации относительного расхождени  на «-1 показаний кольцевых счетчиков, образованна  схемами совпадепи  25-29 и собирательной схемой 30, предназначена дл  формировани  сигналов, когда показани  кольцевого счетчика / на единицу меньгпе показаний кольцевого счетчика 2. С этой целью ко входам схем совпадени  25-29 подключены соответственно единичные выходы (i - 1)-х разр дов кольцевого счетчика / и t-x разр дов кольцевого счетчика 2.

Схемы совпадени  13-17, 19-23, 25-29 выдают сигналы только при совпадении «1 информации на единичных выходах подключенных разр дов кольцевых счетчиков.

Возможны и другие варианты построени 

логических схем 3-5. Состав и построепие этих схем определ ютс  логическим выражением , прин тым дл  их реализации.

Статический триггер 6 предназначен дл  формировани  среднего значени  напр жени ,

пропорционального временному рассогласованию , при временных рассогласовани х в пределах одного периода и дл  формировани  (запоминани ) максимального напр жени  нрп временных рассогласовани х, нревышающих один период, в случае, когда импульсы, поступающие на вход //, опережают импульсы , поступающие на вход 12.

Статический триггер 7 предназначен дл  формировани  среднего значени  папр жеПИЯ , пронорциопальпого времеппому рассогласовапию , при временных рассогласовани х в пределах одного периода и дл  формировани  (запоминани ) максимального напр жени  при времепных рассогласовани х, превыщающих одип период, в случае, когда импульсы, поступающие па вход 11, отстают от импульсов , поступающих на вход 12.

Усилитель 8 выдает на выход 31 напр жение , величина которого пропорциональна

среднему значению входного напр жени  (разности входпых напр жений), а пол рность зависит от того, на какой из входов 9 или 10 поступает однопол рное входное напр жение (от пол рности разности входных

На диаграммах импульсов (см. фиг. 2, 3 и 4), поступающих на входы П, 12, указаны пор дковые номера импульсов и номера разр дов кольцевых счетчиков, в которые переписываютс  «1 информации при поступлении этих импульсов; на диаграммах сигналов логических схем , , а указаны номера схем совпадени , вырабатывающих эти сигналы.

Форма и пол рность сигналов, определ емые практическим выполнением принципиальной схемы дискриминатора, на временных диаграммах привод тс  условно.

При подаче на вход 32 сигнала установки всей схемы в исходное положение или при отсутствии временного рассогласовани  (ip 0) между передними фронтами импульсов, поступающих на входы 11 и 12, показани  кольцевых счетчиков будут совпадать, сигналы будут выдаватьс  только с логической схемы i, статические триггеры 6 и 7 установ тс  в положени , при которых на противофазные входы 9 и 10 усилител  8 будут выдаватьс  равные (близкие к нулю) напр жени , и на выходе 31 напр жение будет отсутствовать.

При (-IT) (см. фиг. 2) за врем  одного периода повторени  Г импульсов, поступающих на вход 12, сначала до поступлени  отстающего импульса на вход 11, когда показание кольцевого счетчика / на единицу меньще показани  кольцевого счетчика 2, сигнал выдаетс  с логической схемы 5, а зате.м после поступлени  отстающего импульса, когда показани  кольцевых счетчиков совпадают, сигнал, выдаетс  с логической схемы 3. При дальнейщем отставании импульсов, поступающих на вход 11, длительность сигналов, поступающих с логической схемы 5, будет возрастать , а длительность сигналов, поступающих с логической схемы 3, будет убывать. Передние (отрицательные) фронты сигналов логических схем практически совпадают во времени с передними фронтами импульсов, поступающих на входы П, 12. Статический триггер 7, управл емый передними фронтами этих сигналов, выдает на вход 10 усилител  8 напр жение в виде импульсов с посто нной амплитудой и длительностью, практически равной ip. Поэтому напр жение U на выходе 31 будет пропорционально временному рассогласованию (см. фиг. 5).

При отставании импульсов, поступающих на вход 11, статический триггер 6 не работает .

При () (см. фиг. 3) сигналы выдаютс  только с логической схемы 5, статический триггер 7 фиксирует знак рассогласовани  и выдает посто нное (максимальное ) напр жение на вход 10 усилител  8. С

выхода 31 выдаетс  максимальное напр жение-L/M (см. фиг. 5). При () логические схемы не выдают сигналов, статический триггер 7 запоминает знак рассогласовани  и выдает посто нное (.максимальное) напр жение на вход 10 усилител  8. С выхода 31 выдаетс  максимальное напр жение-Ьм (см. фиг. 5). При (-ЗТ/ /р /-41} (см. фиг. 4) по вл етс  сигнал с логической схемы 4, срабатывает статический триггер 6, на вход 9 усилител  8 также поступает посто нное (максимальное) напр жение и на выходе 31 напр жение пропадает. При возникновении между импульсами временного рассогласовани  обратного знака схема работает так же.

Таким образом логический импульсный дискриминатор совпадени  с п тиразр дными кольцевыми счетчиками имеет дискриминадионную характеристику с рабочей областью до г6 периодов временного рассогласовани . Число разр дов каждого кольцевого счетчика (и число схем совпадени  каждой логической схемы) логического импульсного дискриминатора совпадени , рабоча  область дискриминатора совпадени , рабоча  область дискриминационной характеристики которого должна составл ть периодов временного рассогласовани , должно быть равно .

Предмет изобретени 

Логический импульсный дискриминатор совпадени , содерл ащий кольцевые счетчики,

логические схемы фиксации совпадени  и относительного расхол-;дени  на показаний кольцевых счетчиков, статический триггер , и усилитель с протиьофазными входами, отличающийс  тем, что, с целью осуществлени  контрол  совпадени  моментов поступлени  сравниваемых импульсов, он дополнительно содержит логическую схему фиксации относительного расхолчдени  на «-1 показаний кольцевых счетчиков и второй статический триггер, к первому и второму установочным входам которого подключены соответственно вы.коды логических схем фиксации совпадени  и относительного расхолхдени  на «-1 показаний кольцевых счетчиков, а второй выход триггера подключен к одному из противофазных входов усилител , другой вход которого подключен ко второму выходу первого статического триггера, первый и второй установочные входы которого подключены

соответственно к выходам логпческих схем фиксации совпадени  и относительного расхолчдени  на «+1 показаний кольцевых счетчиков .