SU259471A1 - - Google Patents
Info
- Publication number
- SU259471A1 SU259471A1 SU1254429A SU1254429A SU259471A1 SU 259471 A1 SU259471 A1 SU 259471A1 SU 1254429 A SU1254429 A SU 1254429A SU 1254429 A SU1254429 A SU 1254429A SU 259471 A1 SU259471 A1 SU 259471A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bits
- pulses
- ring
- circuit
- circuits
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000002123 temporal effect Effects 0.000 description 4
- 230000000875 corresponding Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003068 static Effects 0.000 description 1
- 230000001960 triggered Effects 0.000 description 1
Description
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в системах автоматического регулировани или других устройствах, в котбрь1х дл решени поставленной задачи необходимо сравнивать моменты поступлени импульсов , имеющих одинаковые пор дковые номера в двух непрерывных последовательност х импульсов, при возникающих между ними в рабочем режиме временных рассогласовани х до нескольких периодов повторени импульсов .
Известны импульсные дискриминаторы, содержащие схемы совпадени , собирательные схемы и импульсный фазовый дискриминатор. Эти дискриминаторы не позвол ют определ ть временной сдвиг между импульсами, если временное рассогласование превыщает половину периода повторени импульсов относительно начального сдвига на полпериода.
Предложенный дискриминатор отличаетс от известных тем, что с целью расширени класса решаемых задач, он содержит два «-разр дных кольцевых счетчика, выходы t-разр дов ка/кдого из которых соединены со входами -ьсхем совпадени , образующих две группы, другие входы i-схем совпадени первой и второй групп соединены соответственно с выходами i-разр дов первого счетчика и (f-1)-разр дов второго счетчика, а. вьщоды
схем совпадений каждой группы соединены со входами собирательных схем, выходы которых подключены ко в.ходам импульсного фазового дискриминатора.
Предложенное устройство обеспечивает расширение рабочей области дискриминационной характеристики дискриминатора до ± (0,5 + + Л)-периодов временного рассогласовани (относительно начального временного сдвига на полпериода) за счет создани нелинейного «насыщенного участка характеристики дл рассогласований в пределах ,5н-(0,5 + Л) периодов при сохранении линейного участка .дл рассогласований в пределах ±0,5 периода . Дискриминатор с такой дискриминационной характеристикой будет вырабатывать напр жение соответствующей пол рности, пропорциональное временному рассогласованию нри временных рассогласовани х в пределах ± 0,5 периода повторени импульсов, и максимальное напр жение соответствующей пол рности при временных рассогласовани х в пределах ,5ч-(0,5 -f Л)-периодов повторени импульсов.
На фиг. 1 приведена функциональна схема логического импульсного дискриминатора, имеющего дискриминационную характеристику с рабочей областью до ± 2,5 периодов временного рассогласовани ; на фиг. 2--4 - вреботу такого логического импульсного дискриминатора; на фиг. 5 - дискриминационна характеристика этого дискриминатора.
Функционально в состав рассматриваемого логического импульсного дискриминатора вход т два четырехразр дных (I-IV) кольцевых счетчика J 2, две логические схемы, образованные силами совпадени 3-10 и собирательными схемами 11 vi 12, vi импульсный фазовый дискриминатор 13, построенный с использованием триггерной схемы 14. Кольцевые счетчики 1 2, ка которые через входы 15 и 16 подаютс две сравниваемые, непрерывные последовательности импульсов, выполнены на статических триггерах и предназначены дл фиксации текущего значени временного рассогласовани меледу импульсами, имеющими одинаковые пор дковые номера в своих последовательност х .
При подаче на вход 17 сигнала установки всей схемы в исходное состо ние в каких-нибудь разр дах, имеющих одинаковые пор дковые номера в кольцевых счетчиках, например в 1, записываетс «1 информации, а в остальных разр дах - «О информации. При поступлении импульсов на кольцевые счетчики записанна «1 информации каждым поступающим импульсом будет переписыватьс в следующий разр д, перемеща сь по кольцу в направлении от разр дов, имеющих меньший пор дковый номер, к разр дам, имеющим больший пор дковый номер. Существующее временное рассогласование между импульсами, имеющими одинаковые пор дковые номера в двух сравниваемых непрерывных последовательност х импульсов, фиксируетс относительным положением «1 информации в разр дах кольцевых счетчиков - разностью показаний кольцевых счетчиков.
Логическа схема, образованна схемами совпадени 5-6 и выходной собирательной схемой 11, предназначена дл формировани сигналов при совпадении показаний кольцевых счетчиков. С этой целью ко входам схем совпадени 3-6 подключены соответственно единичные выходы i-разр дов кольцевых счетчиков (разр дов, имеющих одинаковые пор дковые номера в кольцевых счетчиках).
Логическа схема, образованна схемами совпадени 7-10 и выходной собирательной схемой 12, предназначена дл формировани сигналов, когда показани кольцевого счетчика / на единицу больше показаний кольцевого счетчика 2, т. е. при относительном расхождении показаний кольцевых счетчиков на «-)- 1. С этой целью ко входам схем совпадени 7-10 подключены соответственно единичные выходы разр дов кольцевого счетчика /и (i- 1)разр дов кольцевого счетчика 2 (II и I, 1И и II, 1УиП1, I и IV).
Схемы совпадени 3-10 выдают сигналы только при совпадении «1 информации на единичных выходах подключенных разр дов кольцевых счетчиков.
На временных диаграммах (см. фиг. 2-4) сделаны следующие по снени : на диаграммах импульсов, поступающих на входы 15 и 16, указаны пор дковые номера импульсов и номера разр дов кольцевых счетчиков, в которые переписываетс «1 информации при поступлении этих импульсов. На диаграммах сигналов собирательных схем 11 н 12 указаны номера схем совпадени , вырабатывающих эти
0 сигналы. Пол рность сигналов, определ ема практическим выполнением принципиальной схемы, на временных диаграммах приводитс условно. Отсчет временного рассогласовани tp между импульсами, имеющими одинаковые
5 пор дковые номера в двух непрерывных последовательност х импульсов, поступающих на входы 15 и 16, производитс относительно начального временного сдвига между ними, при котором импульсы, поступающие на кольцевой счетчик / (вход /5), опережают на -f 0,5 периода импульсы, поступающие на кольцевой счетчик 2 (вход 16).
При подаче на вход 17 сигнала установки всей схемы в исходное положение состо ние
5 показани кольцевых счетчиков будут совпадать , и триггерна схема 14 импульсного фазового дискриминатора 13 под воздействием сигнала, поступающего с собирательной схемы 11, устанавливаетс в исходное состо ние. При fp О относительно начального временного сдвига на 0,5 (фиг. 2) за врем одного периода Т повторени импульсов, поступающих на вход 15, сначала, до поступлени отстающего импульса на вход 16, когда показание
5 кольцевого счетчика 1 на единицу больше показани кольцевого счетчика 2, сигнал выдаетс с собирательной схемы 12, а затем, после поступлени отстающего импульса, когда показани кольцевых счетчиков совпадают, сигнал выдаетс с собирательной схемы //. Передние (отрицательные) фронты сигналов собирательных схем, которыми управл етс триггерна схема 14, совпадают во времени с передними фронтами импульсов, поступающих
5 на входы 15 и 16. В этом случае напр жение посто нного тока на выходе 18 импульсного фазового дискриминатора 13 будет равно нулю .
При отставании импульсов, поступающих на вход 16, в пределах О р | - 0,5 Г | относительно начального временного сдвига на 0,5 Т длительность сигналов, поступающих с собирательной схемы 12, будет возрастать, а длительность сигналов, поступающих с собирательной схемы 11, убывать, среднее значение напр жени посто нного тока t/cp на выходе 18 импульсного фазового дискриминатора 13 будет пропорционально временному
рассогласованию р (фиг. 5).
При I - 0,5 Г| р I- 1,5 Г| относительно начального временного сдвига на 0,5 Т (фиг. 3) сигналы выдаютс только с собирательной схемы 12, триггерна схема 14 фиксирует знак рассогласовани , и с выхода 18 имэсного фазового дискриминатора 13 выда: максимальное напр жение посто нного J (см. фиг. 5). ри I-1,5 7 - 2,5 7| относительно ального временного сдвига на 0,5 Т схемы не выдают сигналов, триггерсхема 14 запоминает знак рассогласова , и с выхода 18 импульсного фазового дисминатора 13 выдаетс максимальное нажение посто нного тока (см. фиг. 5). При 2,5 ГI ,5Г| относительно началь ) временного сдвига на 0,5 Т (фиг. 4) по вгс ложный сигнал с собирательной схемы триггерна схема 14 перебрасываетс в гивоположное состо ние, и с выхода 18 наает выдаватьс ложное максимальное на кение посто нного тока обратной пол рноПри возникновении между импульсами ленного рассогласовани обратного знака /la работает так же. аким образом., логический импульсный дисминатор с четырехразр дными кольцевыми чиками имеет дискриминационную харак1стику с рабочей областью до ± 2,5 периовременного рассогласовани . Число разр каждого кольцевого счетчика (и число схем совпадени каждой логической схемы) логического импульсного дискриминатора, рабоча область дискриминационной характеристики которого должна составл ть ±(0,5-fjV) периодов временного рассогласовани , определ етс по формуле держащий схемы совпадени , собирательные схемы и импульсный фазовый дискриминатор, отличающийс тем, что, с целью расширени класса решаемых задач, он содержит два п-разр дных кольцевых счетчика, выходы f-разр дов каждого из которых соединены со входами i-схем совпадени , образуюш,их две группы, другие входы /-схем совпадени , первой и второй групп соединены соответственно с выходами г-разр дов первого счетчика и (i- 1)-разр дов второго счетчика, а выходы схем совпадений каждой группы соединены со входами собирательных схем, выходы которых подключены ко входам импульсного фазового дискриминатора. /t 7V + 2. Предмет изобретений Логический импульсный дискриминатор, со
/7-Л
Publications (1)
Publication Number | Publication Date |
---|---|
SU259471A1 true SU259471A1 (ru) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3646455A (en) | Phase-detecting circuit | |
US3309463A (en) | System for locating the end of a sync period by using the sync pulse center as a reference | |
US4024498A (en) | Apparatus for dead track recovery | |
SU259471A1 (ru) | ||
EP0006468B1 (en) | Parallel to series data converters | |
US4464769A (en) | Method and apparatus for synchronizing a binary data signal | |
SU305473A1 (ru) | Логический импульсный дискриминатор совпадения | |
US3030581A (en) | Electronic counter | |
US3860798A (en) | Circuit arrangement for the measuring of the maximal value of the distortion of a binary series of steps during an adjustable measuring period | |
SU1615769A1 (ru) | Устройство дл приема информации | |
SU404081A1 (ru) | ||
SU251276A1 (ru) | ВСЕСОЮЗНАЯ 111 ПАТЕНТНв- '*' ТЕХНИЧЕСКАЯБИБЛИОТЕКАЭ. т. Горбенко10 | |
SU155663A1 (ru) | ||
SU692091A1 (ru) | Реверсивный п-разр дный счетчик импульсов | |
SU783994A2 (ru) | Резервированный счетчик импульсов | |
SU1112593A2 (ru) | Дублированный счетчик импульсов | |
SU1003268A1 (ru) | Устройство дл распределени управл ющих импульсов | |
SU705689A1 (ru) | Счетчик | |
SU1591019A1 (ru) | Устройство для контроля и восстановления информации по модулю два | |
SU241121A1 (ru) | Непрерывный цифровой интегратор | |
SU1543407A1 (ru) | Устройство дл контрол последовательности прохождени сигналов | |
SU919090A1 (ru) | Устройство дл контрол работы счетчика с потенциальными выходами | |
SU974592A1 (ru) | Кольцевой счетчик | |
SU1283934A1 (ru) | Устройство дл управлени двухфазным асинхронным электродвигателем | |
SU1238278A1 (ru) | Устройство дл мажоритарного выбора сигналов |