SU284043A1 - Запоминающий элемент - Google Patents

Description

Известен запоминающий элемент на тункельном диоде, резисторе и транзисторе, соединенный с чи1сло1вой и разр дной шинами.

Недостатками нзвест1ного за1пО|МИнающегоэлемента  вл етс  невысока  надежность, определ ема  малым отношением тока записи к току тю.мехи,.

Описываемый запо.М1Инающий элемент отличаетс  от извесгнОго тем, -что .в нем к -катоду туинельнаго диода подключен эмиттер транзистора , база которого 1сюе.л#1нена с Числовой шиной, Z коллектор подсоединен к разр дной шине.

Указанное отличие нозвоЛ ет товысить надежность запоминаюшего элемента.

На фиг. 1 изобраЖеНа схема подключени  запоминаюш,еГО элемента К чисЛОвой «и разр дной шинам запоминаюш,ей матрицы и указаны цепи управлени  разр дной шиной (запоминающий элемент обведен штриховыми лини ми ); на фиг. 2 приведена вольт-аМпе рна  характеристика туннельнОГО диода и различные положениЯ линии нагрузки ггри записи и считывании информации.

Туннельный диод 1 и последовательно с ним включенный резистор Смещени  2 образуют схему с Д1вум  устойчивыми состо ни ми, одно из которых (состо ние высокой проводимости ) принимаем за «О, .а другое (состо ние низкой проводимости) -за «1. Транзистор 5,

эмиттерна  цепь которого подключена к :катоду тзннельного диода У, а база и коллектор подключены соответственно о числовой 4 и разр дной 5 шинам запо.ми ающей ,

предназначен дл  выборки и записи информации в элемент, а дл  опроса элемента.

Разр дна  шйна 5 с одной стороны подключена к эмиттеру транзистора 6, включенного по схеме с общим коллектор-ом, и ж коллектору транзистора 7, включенного ,по схе-ме с обш ,Им эмиттер.ом, а с другой стороны подключена к базе транзистора 8, включенного цо схеме с общи.м коллектором. Транзисторы (3 и 7 предназначены дл  подключени  разр дной шины 5 соответственно к источнику питани  9 при записи «1 а к общей ;шИ1не шитаии  запаси «О («за.мл1Я).

ТранзИСтор 8 с резисторОм 10 в эмиттерной цепи Представл ет собой эмитгерный повторитель и предназначен дл  усИленИЯ сигналов, поступающих в разр дную ШИну 5 при опросе элемента.

РаССмотрим цикл за-писи информации в запоминающий элемент.

Допустим, что туннельный диод 7 находитс  в состо нии .высокой пр.оводимости, т. е. в запомивающем элементе хранитс  «О.

Если в цепи базы транзистора 6 действует ток выборки разр да и одновременно и числочерез транзистор 3 и туннельный диод У будет протекать ток записи, так переход базаэмадттер т;ранзиатора 3 открыт, а его коллектор подключен к .источни1ку питанн  9 через транзистор 6.

Под действием тока записи лини  // нагрузки (см. фиг. 2) смещаетс  и занимает положение 12.

Иметь такой гвысокий уровень тока записи, как указано на фиг. 2, с одной .стороны, желательно , та.к как это гарантирует запись «1 в любой выбранный элемент, а с другой стороны , это недопустимо, потому что может произойти лрабой перехода Т1у|н|нелыно|го диода /.

Данпа  схема юбеспечи васт )ВЫ(СО1К1ий ypioвень така эатйс и и О)дно:кремвн1но и|с,ключает во81мож1но,сть щробо  тушнелыного диода /, как транвиютор 3, за1Кръпвае;т(а , 1ка1к толыко диюд / .пер1е1ключпт:с  IB с101ста 1ние  .ивкюй проВО-ДИМОСТИ .

Бели 01Д1И1Н из д)вух такав 1выбор|К1И отсутютвует (iHampMiMep, TOIK вы6ар1К|и числа), то чарез т ранзиютор 3, а след-оваггелыто, « чарез туннельный диод /, TOIK по|мехи п(рите)ка;ть йе будегг , таж 1ка.к переход б as а-эмиттер транвшсгго ja 3 за-крыт, т. е. вы1бор1ке о ноимеиног-о разрЯда другО1ГО ч-исла так no ieixH в даииом запомИ.нающе м П1рал т1ичес1К1И равей нулю.

При другом .варианте воэможното паличи  помехи, когда то-к выборки разр ,Л|а отсутствует , а ток (Выборки числа дей.отвует в числовой шине «выбран другой разр д этого числа), то через переход база-эмиттер транзистора 3 и туннельный диод / будет протекать ток по:иехи , достаточный дл  записи ложной «1 в данный запоминающий элемент.

Лиади  11 .натрузки под действием тока помехи смещаетс  до уровн  13. Дл-  того, чтобы уменьшить ток помехи, а следователь-но, нредотвратить запись ложной «1, В цепь ба13ы однавремеино с током выборки числа подаетс  так записи «О. При этом транзистор 7 по,д,ключает разр дную шину 5 к общей щине питани , в результате чего значительна  часть входного тока тра задстора 3 через открытый переход база-коллектор утекает аа общую шину питани , панижа  тем самым уровень

тока, помех.и, протекающего через туннельный диод / и эмиттерную цепь транзистора 3. В этом случае лини  И на грузкн под действием тока помехи смещаетс  до уровн  14.

Если туннельный диод / находитс  в состо нии Н1ИЗКОЙ проводимости, т. е. элемент хранит «1, и есл.и при этом в цепь базы транзистора 7 подаетс  ток записи «О, а в числовую шину 4 одновре.менно подаетс  ток выборки

числа, то произойдет запись «О, так как т;ранзистор 3 в да ном случае работает в инверсном включении. Лини  11 на1груз.ки смещаетс  до уровн  15 под действием то,ка записи «О. Рассмотрим ЦИ.КЛ считывани  информации.

Предлагаема  схема запоминающего элемента позвол ет производить считывание информации без разрушени .

Дл  опроса элемента достаточно подать в чи|словую ш.ину 4 ток опроса. При этом, если

туннельный диод / находитс  в состо нии низкой проводимости, то в цепи базы транзистора 8 возникает ток, указываю|ЩИ й на наличие «I в опрашиваемом элементе, так 1как транзистор 3, как и при записи «О, работает в инверсном

включении. При опросе элемента запись «О исключена, так как разр дна  шина 5, подключенна  к цепи базы эмитте рного повторител , имеет большое сопротивление.

Если туннельный диод 1 находитс  в состо :нни высокой пр01водимо(сти, ТО В -цвпи базы транзистора 8 ток практически отсутствует, так как ITOK опроса через открытый переход база-эмиттер транзистора 3 и туннельный диод / утекает на общую шину питани .

Амплиту.д,а тока опроса определ етс  допустимой помехой в запоминающем элементе, туннельный диод 1 котарого находитс  в состо нии высокой праводим ост.и.

Предмет изобретени 

Запоминающий элемент на туннель-ном диоде , резисторе и тр;анзисторе, соединенный с числовой и разр дной шинами, отличающийс  тем, что, с целью повышени  надежности запом инающето , к катоду туннельного диода подключен эмиттер транзистора, база которого соединена с числовой шиной, а коллектор 1подсоеди,нен к разр дной шине.

-О