SU187406A1 - - Google Patents
Info
- Publication number
- SU187406A1 SU187406A1 SU1033493A SU1033493A SU187406A1 SU 187406 A1 SU187406 A1 SU 187406A1 SU 1033493 A SU1033493 A SU 1033493A SU 1033493 A SU1033493 A SU 1033493A SU 187406 A1 SU187406 A1 SU 187406A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- function
- memory
- core
- numbers
- input
- Prior art date
Links
- 238000000034 method Methods 0.000 description 5
- 230000001131 transforming Effects 0.000 description 4
- 230000000875 corresponding Effects 0.000 description 2
- 238000000844 transformation Methods 0.000 description 2
- 241001527806 Iti Species 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Description
ИзЕесгны специализированные вычислительные устройства дл определени характеристик случайных процессов, состо щие из устройства ввода, запоминающего устройства, арифметического устройства и устройства управлени .
Предло енное устройство отличаетс от известных тем, что в него введено дополнительное посто нное запоминающее устройство, входные регистры которого подключены к усилител м оперативного запоминающего устройства , а выходные усилители -к входным регистрам арифметического устройства; оперативное запоминающее устройство разделено на две части, одна из которых подключена к аналого-цифровому преобразователю исследуемой функции, а втора - к устройству ввода дра; между вентил ми, образующими частичные произведени , и преобразовател ми кодов включен однотактный сдвигатель.
Это увеличивает быстродействие и упрощает вычислительные онерации.
На чертеже даиа блок-схема предложенного устройства.
Устройство ввода включает в себ аналогоцифровые преобразователи 1, выполн ющие различные функции. Первый преобразует непрерывную функцию случайного процесса в цифровую форму, необходимую дл ввода значений этой функции в пам ть машины, второй
преобразует в цифровую форму дра интегральных преобразований. Преобразователи через вентили 2 н 3 св заны с оперативной пам тью маншны 4.
Магнитное оперативное запоминающее уст 1ойство 4 (МОЗУ) с адресной системой включает в себ магнитный куб, расчитанный на хранение определенного количества чисел заданной разр дности, причем, чтобы иметь возможность одновременно записывать и считывать значени функции и дра преобразовани , кажда числова чейка делаетс удвоенной разр дности, т. е. числа записываютс как бы в два «этажа. Верхний «этаж через вентиль 2 св зан с устройством ввода и в него записываетс дро преобразовани . Нижний «этаж св зан через вентиль 3 с устройством ввода, в него занисываютс значени исследуемой функции, и имеет цепь регенерации через
ьентиль 5, по которой считанное из пам ти значение функции может быть восстановлено. Выходные обмотки МОЗУ через усилители 6, 7 и вентили 8, 9 св заны с арифметическим устройством 10 и через вентиль П с. носто нкым запоминающим устройством 12 (ПЗУ).
Последовательность выборки чисел задаетс устройством управлени 13. са 16 и 17, устройства 18 запоминани и выдачи числа «п - УЗВ и триггера 19. Триггер 19 св зан с цепью тактовых импульсов в устройстве управлени . Один выход триггера св зан со счетным входом регистра 14 и через линию задержки 20 с разрешающим входом дешифратора 16. Второй инверсный выход триггера 19 св зан соответственно с регистром 15 и через линию задержки 21 с дешифратором 17. Шины дешифратора св заны с соответствуюш,ими числовыми шинами МОЗУ. Последн шина дешифратора 16 св зана дополнительно с УЗВ 18, представл юш,им собой счетчик с вентил ми в выходных цеп х. Выходы вентилей УЗВ 18 св заны с входами записи регистра 15 адреса. Запись числа «п в регисгр 15 адреса происходит по команде из блока управлени . Выходы триггера /5 и выход УЗВ св заны также с адресной системой ПЗУ. Последнее хранит все требуемые степени чисел, которые могут-быть записаны в оперативном запоминающем устройстве 4. Количество чисел, храьимых в ПЗУ, определ етс выбранным количеством разр дов представлени исходных данных, а также количеством требуемых степеней . Если исходные данные представл ютс к-разр дами и требуетс иметь т различных степеней, то количество чисел, записанных в ПЗУ, будет m 2. Специализированное вычислительное устройство предназначено дл вычислени моментов случайных процессов типа 1 .l((t}1(t + )dt, которые могут быть вычислены согласно алгоритма: (-)(+) где N - требуемое число значений одной реализации функции (считаем, что функци эргодична), к,1- коэффициенты в показателе степени (их выбор определ ет пор док нужного смешанного момента), п А/- шаг коррел ции. Кроме того, устройство может вычисл ть значени некоторых интегральных преобразо1 ваний типа Р(к) - R(xt}f(t)dt, которые могут быть вычислены согласно алгоритма: ()(.). где R(x,t)- дро преобразовани . 1. Вычисление моментов случайных процессов . Исследуема функци подаетс на входное устройство машины, где преобразуетс в цифровую форму. Числовые значени исследуемой функции записываютс в нижний «этаж пам ти машины. Затем в режиме обработки начинаетс последовательное считывание этих значений с определенным шагом n-&.t, задаваемым УЗВ. Эти числовые значени поступают в ПЗУ, где как бы возвод тс в соответствуюшую степень (/с,/). Степени к и /задаютс устройством переключени степеней (УСП) 22. Числа, считанные с ПЗУ, представл ющие собой соответствующие степени исходных значений функции поступают через вентили 23, 24 в накапливающее множительное устройство , где происходит их перемножение и суммирование с предыдущим произведением. По окончании всего цикла происходит усредпение и выдача результата. 2. Вычисление интегральных преобразований . Р1сследуема функци и дро преобразоваии записываютс в цифровой форме соответственно в нижний и верхний «этажи пам ти. Затем производитс одновременное считывание значений фукции и дра и подача их через вентили S и 9 на арифметическое устройство , где получаетс произведение/(;)/(л;у/;), По окончании цикла снова производитс запись дра R(xj+iti) Функци остаетс записанной в пам ти за счет восстановлени заппси через вентили 5. Предмет изобретени Специализированное вычислительное устройство дл определени характеристик случайных процессов, состо щее из устройства ввода, запоминающего устройства, арифметического устройства и устройства управлени , отличающеес тем, что, с целью увеличени быстродействи и упрощени вычислительных операций, в него введено дополнительное посто нное запоминающее устройство, входные регистры которого подключены к усилител м оперативного запоминающего устройства, а выходные усилители-к входным регистрам арифметического устройства; оперативное запоминающее устройство разделено на две части , одна из которых подключена к аналогоцифровому преобразователю исследуемой функции , а втора - к устройству ввода дра; между вентил ми, образующими частичные произведени , и преобразовател ми кодов включен одпотактный сдвигатель.
Publications (1)
Publication Number | Publication Date |
---|---|
SU187406A1 true SU187406A1 (ru) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018130029A1 (zh) | 用于神经网络计算的计算设备和计算方法 | |
US4994982A (en) | Neural network system and circuit for use therein | |
US3412240A (en) | Linear interpolater | |
SU187406A1 (ru) | ||
JP3803150B2 (ja) | 画像処理装置 | |
NL8102650A (nl) | Logische rekeneenheid bedoeld voor het behandelen van bits. | |
CN112949834B (zh) | 一种概率计算脉冲式神经网络计算单元和架构 | |
JPH024944B2 (ru) | ||
SU1605249A1 (ru) | Устройство дл формировани моделей | |
SU741260A1 (ru) | Преобразователь правильной двоично-дес тичной дроби в двоичную дробь и целых двоичных чисел в двоично-дес тичные | |
SU1439535A1 (ru) | Устройство дл программного управлени | |
SU1501033A1 (ru) | Устройство дл вычислени булевых функций | |
SU1046932A1 (ru) | Пороговый элемент | |
SU1755279A1 (ru) | Генератор многомерных случайных процессов | |
SU1695321A1 (ru) | Цифровой функциональный преобразователь | |
SU662936A1 (ru) | Арифметическое устройство дл выполнени операций над несколькими числами | |
SU254204A1 (ru) | Программное устройство для вычислительноймашины | |
SU1008738A1 (ru) | Генератор случайных чисел | |
SU940165A1 (ru) | Устройство дл функционального преобразовани упор доченного массива чисел | |
JPS58137708A (ja) | 度数分布計数回路 | |
SU1043662A1 (ru) | Устройство дл вычислени коэффициентов Фурье | |
RU1833896C (ru) | Устройство дл формировани пор дковых статистик | |
SU1164754A1 (ru) | Устройство дл считывани графической информации | |
JPS60169975A (ja) | 高速lu分解器 | |
SU1282120A1 (ru) | Устройство дл вычислени степенных функций |