SU1764050A1

SU1764050A1 - Mogul three adder

Info

Publication number: SU1764050A1
Application number: SU904877295A
Authority: SU
Inventors: Игорь Евгеньевич Анкудинов; Александр Михайлович Зыков; Сергей Александрович Удинцев; Николай Николаевич Шипилов
Original assignee: Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority date: 1990-10-24
Filing date: 1990-10-24
Publication date: 1992-09-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в устройствах, функционирующих в системе остаточных классов. Цель изобретени - увеличение быстродействи . Сумматор содержит два элемента И, два элемента сложени по модулю два, три элемента ИЛИ-НЕ. Сумматор по модулю три представл ет собой комбинационную схему и обеспечивает сложение исходных двухразр дных операндов по модулю три. 1 ил., 1 табл.The invention relates to computing and can be used in devices operating in the system of residual classes. The purpose of the invention is to increase speed. The adder contains two elements AND, two elements of addition modulo two, three elements OR NOT. Modulo-three combinator is a combinational circuit and provides modular-three addition of the original two-bit operands. 1 ill., 1 tab.

Description

Изобретение относитс к вычислительной технике и может быть использовано в устройствах, функционирующих в системе остаточных классов.The invention relates to computing and can be used in devices operating in the system of residual classes.

Известен сумматор по модулю три, содержащий четыре элемента И, два элемента сложени по модулю два и три элемента ИЛИ.A modulo-three adder is known, comprising four AND elements, two modulo-two elements, and three OR elements.

Недостаток известного устройства - большие аппаратурные затраты и низкое быстродействие, обусловленное значительной логической глубиной схемы.A disadvantage of the known device is high hardware costs and low speed, due to the significant logical depth of the circuit.

Наиболее близким к изобретению по технической сущности вл етс сумматор по модулю три, содержащий два элемента сложени по модулю два и два элемента И, причем входы первых элементов И и сложени по модулю два соединены с входами младших разр дов операндов сумматора, входы вторых элементов И и сложени по модулю два соединены с входами старших разр дов операндов сумматора.Closest to the invention according to the technical essence is a modulo-three adder containing two addition elements modulo two and two And elements, with the inputs of the first And elements and an addition modulo two connected to the inputs of the lower bits of the adder operands, the inputs of the second elements And And modulo-two are connected to the high-order bits of the adder's operands.

Данное устройство вл етс комбинационной схемой, обеспечивающей сложение исходных двхуразр дных операндов по модулю три.This device is a combinational circuit that provides modulo three source operands of two-bit operands.

Недостатком этого сумматора вл етс его низкое быстродействие, обусловленное большой логической глубиной схемы,The disadvantage of this adder is its low speed, due to the large logical depth of the circuit,

Цель изобретени -увеличение быстродействи сумматора по модулю три.The purpose of the invention is to increase the speed modulo adder three.

Поставленна цель достигаетс тем, что в сумматор по модулю три, содержащий два элемента сложени по модулю два и два элемента И, причем входы первых элементов И и сложени по модулю два соединены с входами младших разр дов операндов сумматора, входы вторых элементов И и сложени по модулю два соединены с входами старших разр дов операндов сумматора, введены три элемента ИЛИ-НЕ, входы первого из которых соединены с входами старших и младших разр дов операндов сумматора, а выход - с первыыми входами второго и третьего элементов ИЛИ-НЕ, вторые входы которых соединены с выходами соответственно первого и второго элементов И, третьи входы - с выходами соответствен-СThe goal is achieved by the fact that in a modulo three adder, containing two addition elements modulo two and two AND elements, the inputs of the first AND elements and an addition modulo two are connected to the inputs of the lower bits of the adder's operands, the inputs of the second AND elements and the addition module two is connected to the inputs of the higher bits of the operands of the adder, three OR-NOT elements are entered, the first of which is connected to the inputs of the high and low bits of the adder's operands, and the output is connected to the first inputs of the second and third elements OR-NOT, sec th inputs which are connected to the outputs, respectively, of the first and second elements And, the third inputs - with the outputs, respectively-C

VJVj

ОABOUT

&&

СП ОSP O

но второго и первого элементов сложени по модулю два, а выходы - с выходами соответственно младшего и старшего разр дов результата сумматора.but the second and first elements are modulo two, and the outputs are with the outputs of the low and high bits of the result of the adder, respectively.

Использование указанных элементов с соответствующими св з ми обуславливает уменьшение глубины схемы, привод щее к повышению быстродействи сумматора по модулю три.The use of these elements with appropriate connections causes a reduction in the depth of the circuit, leading to an increase in the modulo-three adder speed.

На чертеже представлена схема сумма- тора по модулю три.The drawing shows a modulo-three modulator circuit.

Сумматор содержит элемент И 1, элемент 2 сложени по модулю два, элемент ИЛИ-НЕ 3, элемент 4 сложени по модулю два, элемент И 5, элементы ИЛИ-НЕ 6, 7, входы разр дов операндов 8-11, выходы разр дов результата 12, 13.The adder contains the element AND 1, the element 2 addition modulo two, the element OR NOT 3, the element 4 addition modulo two, the element AND 5, the elements OR NOT 6, 7, the bits of the operands 8-11, the outputs of the bits of the result 12, 13.

Входы элемента И 1 и элемента 2 сложени по модулю два соединены с входами младших разр дов операндов сумматора, входы эле- мента 4 сложени по модулю два и элемента И 5 соединены с входами старших разр дов операндов сумматора. Входы элемента ИЛИ-НЕ 3 соединены с входами старших и младших разр дов операндов сумматора, а его выход - с первыми входами элементов ИЛИ-НЕ 6, 7, Вторые входы элементов ИЛИ-НЕ 6, 7 соединены с выходами соответственно элементов И 1, 5. Третьи входы элементов ИЛИ-НЕ 6, 7 соединены с выхо- дами соответственно элементов 4, 2 сложени по модулю два 4. Выходы элементов ИЛИ-НЕ 6, 7 соединены с выходами соответственно младшего и старшего разр дов результата сумматора.The inputs of the And 1 and Element 2 elements modulo two are connected to the inputs of the low-order bits of the adders, the inputs of the 4-modulo two elements and the And 5 elements are connected to the inputs of the higher bits of the accumulator operands. The inputs of the element OR-NOT 3 are connected to the inputs of the high and low bits of the operands of the adder, and its output is connected to the first inputs of the elements OR-NOT 6, 7, The second inputs of the elements OR-NOT 6, 7 are connected to the outputs of the elements AND 1, 5 The third inputs of the elements OR-NOT 6, 7 are connected to the outputs of the elements 4, 2 modulo two 4, respectively. The outputs of the elements OR-NOT 6, 7 are connected to the outputs of the lower and higher bits of the result of the adder, respectively.

Сумматор работает следующим образом .The adder works as follows.

Суммируемые операнды А и В задаютс двухразр дными кодами А 3231, В b2bi, где ai и bi - младшие разр ды операндов; аа и Ь2 - старшие разр ды операндов.The summable operands A and B are given by two-bit codes A 3231, B b2bi, where ai and bi are the lower bits of the operands; aa and b2 are the high order bits of the operands.

В соответствии с выбранным модулем Р 3 каждый операнд может принимать значени 0(00), Г(01), 2(10). Функциониро- In accordance with the selected module P 3, each operand can take the values 0 (00), G (01), 2 (10). Function

зание сумматора по модулю три иллюстрируетс таблицей, в которой приведены выходные сигналы всех элементов схемы дл всех возможных значений входных сигналов .The modulo-three adder is illustrated by a table in which the output signals of all circuit elements for all possible values of the input signals are shown.

В качестве базового объекта выбран прототип изобретени .The prototype of the invention is chosen as the base object.

Преимуществом изобретени перед прототипом вл етс более высокое быстродействие . Указанное преимущество заключаетс в следующем. Логическа глубина схемы прототипа составл ет три вентил , а логическа глубина схемы предлагаемого устройства - . Следовательно , выигрыш в быстродействии составл етAn advantage of the invention over a prototype is a faster response. This advantage is as follows. The logical depth of the prototype circuit is three valves, and the logical depth of the circuit of the proposed device is. Therefore, the performance gain is

Go 3 Gi 2 ll&Go 3 Gi 2 ll &

Claims

Thus, the proposed adder modulo three has a 1.5 times higher speed than the prototype. Claims of the invention Modulo three, containing two elements of addition modulo two and two elements, And the inputs of the first elements And and addition modulo two are connected to the inputs of the low bits of the operands of the adder, the inputs of the second elements And and addition modulo two are connected to the inputs the higher bits of the adder's operands, characterized in that, in order to increase speed, it contains three OR-NOT elements, the inputs of the first of which are connected to the inputs of the higher and lower bits of the adder's operands, and the output - with the first inputs torogo and third OR-NO elements, the second inputs of which are connected to the outputs of the first and second AND gates, the third input - to the outputs of respectively the second and first elements modulo two, and outputs - to the outputs respectively Jr. and MSB adder result rows.

i

about

/ 2

4i