SU1058069A1 - Digital accumulator - Google Patents
Digital accumulator Download PDFInfo
- Publication number
- SU1058069A1 SU1058069A1 SU823485156A SU3485156A SU1058069A1 SU 1058069 A1 SU1058069 A1 SU 1058069A1 SU 823485156 A SU823485156 A SU 823485156A SU 3485156 A SU3485156 A SU 3485156A SU 1058069 A1 SU1058069 A1 SU 1058069A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- adder
- register
- adders
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
ЦИФРОВОЙ НАКОПИТЕЛЬ, содержащий регистр и два сумматора, первый вход первого сумматора вл етс входом цифрового накопител , первь1м и вторым выходами которого вл ютс соответственно выход переноса первого сумматора и выход регистра, тактовый вход которого вл етс тактовьм входом цифрового накопител , а выход регистра соединен с вторым входом первого сумматора, выход суммы которого соединен с первым входом второго сумматора, отличаю- : щ и и с тем, что, с целью расширени функциональных возможностей, в цифровой накопитель введен мультиплексор , информационные входы которого соединены с выходс1ми первого и второго сумматоров, а выход и управл ющий вход мультиплексора соединены соответственно с входом регистра и выходом переноса первого сумматора . i У СП (Х да со IA DIGITAL DRIVE containing a register and two adders, the first input of the first adder is the digital storage input, the first and second outputs of which are respectively the transfer output of the first adder and the register output, the clock input of which is the digital input of the digital storage device, and the register output is connected to the second input of the first adder, the output of the sum of which is connected to the first input of the second adder, differs from: that, in order to expand its functionality, in the digital storage device A multiplexer is provided, the information inputs of which are connected to the outputs of the first and second adders, and the output and control input of the multiplexer are connected respectively to the register input and the transfer output of the first adder. i U SP (X yes with I
Description
ff
99
66
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823485156A SU1058069A1 (en) | 1982-08-17 | 1982-08-17 | Digital accumulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823485156A SU1058069A1 (en) | 1982-08-17 | 1982-08-17 | Digital accumulator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1058069A1 true SU1058069A1 (en) | 1983-11-30 |
Family
ID=21027168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823485156A SU1058069A1 (en) | 1982-08-17 | 1982-08-17 | Digital accumulator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1058069A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2629639C1 (en) * | 2016-07-01 | 2017-08-30 | Автономная некоммерческая организация высшего образования "Межрегиональный открытый социальный институт" | Digital driver with end-to-end tranfsfers |
-
1982
- 1982-08-17 SU SU823485156A patent/SU1058069A1/en active
Non-Patent Citations (1)
Title |
---|
1. Патент US 4185247, кл. 328-165, 1980. 2. Авторское свидетельство. СССР 783999, кл. Н 03 К 27/00, 1979 (прототип). * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2629639C1 (en) * | 2016-07-01 | 2017-08-30 | Автономная некоммерческая организация высшего образования "Межрегиональный открытый социальный институт" | Digital driver with end-to-end tranfsfers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840005958A (en) | Aligner of digital transmission system | |
SU1058069A1 (en) | Digital accumulator | |
JPS5735417A (en) | D/a converter | |
JPS5341958A (en) | Trip sequence memory unit | |
JPS51139220A (en) | Sense amplifier | |
SU818017A1 (en) | Logic ''m from n''device | |
JPS5363935A (en) | Memory address control system | |
JPS52140241A (en) | Binary #-digit addition circuit | |
EP0282969A3 (en) | Computer system having byte sequence conversion mechanism | |
JPS573471A (en) | Decoder | |
SU881734A1 (en) | Device for determining extremum numbers | |
SU710042A1 (en) | Coincidence-type adder | |
JPS56169298A (en) | Memory backup system | |
SU1012229A1 (en) | Multi-channel device for data input | |
SU1275432A1 (en) | Multiplying device | |
JPS5294040A (en) | Data processing unit | |
JPS5329643A (en) | Singal hold circuit | |
JPS52123839A (en) | Signal expander | |
JPS53121532A (en) | 1-bit delay type full adder | |
JPS57203336A (en) | Logical circuit element | |
JPS54122944A (en) | Logic circuit | |
JPS5523526A (en) | Data retrieval device | |
JPS52150944A (en) | Information transfer control unit | |
JPS5719856A (en) | Memory control system | |
JPS52141539A (en) | Reader circuit |