SU656054A1

SU656054A1 - Homogeneous computing medium element

Info

Publication number: SU656054A1
Application number: SU721799416A
Authority: SU
Inventors: Валерий Антонович Торгашев; Владимир Максимович Кисельников; Виталий Борисович Смирнов; Валентин Иванович Андрианов; Леонид Иванович Бердников
Original assignee: Ленинградский Институт Авиационного Приборостроения; Предприятие П/Я А-3724
Priority date: 1972-06-20
Filing date: 1972-06-20
Publication date: 1979-04-05

Description

1one

Изобретение относитс к вычисли тельной технике, может быть использовано при разработке вычислительныз средств на основе однородных вычислительных сред.The invention relates to computing technology, can be used in the development of computing tools based on homogeneous computing environments.

Известен элемент однородной вычислительной среды, содержащий элементы И, дешифраторы и статический регистр l .A well-known element of a homogeneous computing environment, containing the elements And, decoders and static register l.

Недостаток этого элемента - невозможность получени управл емой за-держки выходного сигнала.The disadvantage of this element is the impossibility of obtaining a controlled output delay.

Известен элемент однородной вычислительной среды, содержащий статический регистр, логический узел, два элемента И, элемент ИЛИ и элемент НЕ 2 .A known element of a homogeneous computing environment containing a static register, a logical node, two AND elements, an OR element, and an NOT element 2.

Недостаток этого элемента - невозможность получени регулируемой- задержки выходного сигнала.The disadvantage of this element is the impossibility of obtaining an adjustable-delayed output signal.

Цель изобретени - получение регу .лируемой задержки выходного сигнала.The purpose of the invention is to obtain a controlled output delay.

Цель достигаетс тем, Что в элемент однородной вычислительной среды, содержащей статический регистр, логический узел, два элемента И, элемент ИЛИ и элемент НЕ,- введены два дешифратора входных переменных, дешифратор управл ющей переменной, Г5ешифратор кода операций, йинамичес-кйй регистр и дешифратор-селектор, перва и втора группа входов, которого соединены соответственно с выходами динамического регистра и с первой группой выходов статического регистра, втора , треть , четверта и п та группы выходов которого соединены с первыми группами входов соответственно первого и BTOpojo дешифраторов входных переменных, дешифратора кода операций и дешифратора управл ющей переменной) входы логического узла соединены с выходами дешифраторов входных переменных и дешифратора кодов операций, выход логического узла соединен с первымивходами первого и второго элементов И,The goal is achieved by the fact that an element of a homogeneous computing environment containing a static register, a logical node, two AND elements, an OR element and an NOT element, introduced two decoders of input variables, a decoder of a control variable, an F5 encoder of an operation code, a dynamic register and a decoder -selector, first and second group of inputs, which are connected respectively to the outputs of the dynamic register and with the first group of outputs of the static register; second, third, fourth and fifth groups of the outputs of which are connected to the first groups of inputs of the first and BTOpojo decoders of the input variables, the opcode decoder and the decoder of the control variable, respectively) the inputs of the logical node are connected to the outputs of the decoders of the input variables and the decoder of operation codes, the output of the logical node is connected to the first inputs of the first and second elements And,

Claims

1. USSR Author's Certificate No. 395832, G 06 F 7/00, 16.11.71.

2. Authors certificate of the USSR 287115, G 06 F 7/00, 14.06.69.

/