SU1750056A1 - Асинхронный реверсивный двоичный счетчик - Google Patents

Асинхронный реверсивный двоичный счетчик Download PDF

Info

Publication number
SU1750056A1
SU1750056A1 SU904870013A SU4870013A SU1750056A1 SU 1750056 A1 SU1750056 A1 SU 1750056A1 SU 904870013 A SU904870013 A SU 904870013A SU 4870013 A SU4870013 A SU 4870013A SU 1750056 A1 SU1750056 A1 SU 1750056A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
inputs
multiplexer
input
output
Prior art date
Application number
SU904870013A
Other languages
English (en)
Inventor
Николай Андреевич Квитка
Владимир Прокофьевич Кожемяко
Алим Иванович Короновский
Александр Владимирович Вернигора
Валентина Владимировна Бойко
Original Assignee
Винницкий политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Винницкий политехнический институт filed Critical Винницкий политехнический институт
Priority to SU904870013A priority Critical patent/SU1750056A1/ru
Application granted granted Critical
Publication of SU1750056A1 publication Critical patent/SU1750056A1/ru

Links

Abstract

Изобретение относитс  к вычислительной технике, и может быть использовано дл  реверсивного счета импульсов в трехмерном измерении, в устройствах сжати  информации, в устройствах преобразовани  двоичных кодов, кодов координат в геометрический код и при разборке линейных и круговых интерпол торов Асинхронный реверсивный двоичный счетчик содержит п JK-триггеров , п-1 первых мультиплексоров , n-1 вторых мультиплексоров 3i-3n-i, 2 элемента ИЛИ 677 элементов НЕРАВНОЗНАЧНОСТЬ 8-10, 7 элементов И 11-17 1 шину управлени  суммированием-вычитанием 18 1 шину сброса 19, 2 шины управлени  режимами работы 20, 21, 1 шину синхронизации 25 п входных шин 270 27п-1. 1 ил

Description

Изобретение относится к вычислительной технике и может быть использовано для реверсивного счета импульсов, в трехмерном измерении, в устройствах сжатия информации, в устройствах преобразования двоичных кодов, кодов координат в геометрический код и при разработке линейных и круговых интерполяторов.
Цель изобретения - расширение области использования, заключающееся в обеспечении счёта в трехмерных геометрических кодах с иррациональным основанием.
Предлагаемый счетчик предназначен для счета импульсов в геометрическом трехмерном коде, представляющем вектор следующим образом:
Зп - 3 + Σ ! —о (1) где Хк, Xj, Xi. К, j, i - принимают значения:
Хк, Χ],Χι 6 {0,1}; i {0, 3. 6, 9,..., 3n-3};
J {1,4.7, 10.... 3n-2};
К {2, 5. 8. 11.....3n-1}.
Выражение (1) позволяет- любой вектор в пространстве изобразить в виде трех составных векторов, направление одного из которых совпадает с координатной прямоугольной системы координат, а его величина равна
Зп -з
Σ XJ 2
1=0 направление второго вектора составляет с направлением координат прямоугольной системы угол 45° и его значение представляется в виде
а направление третьего вектора с вторым вектором составляет угол arctg ^5/2 и изображается следующим образом ''з3х'х, А’ к = 2 .
Код (1), используемый для записи вектора, является более экономичным по сравнению с двоичным кодом в прямоугольной системе координат. При переходе от двоичного представления координат вектора к представлению этого же вектора с помощью кода (1), необходимо осуществить формиро5 вание трех частей выражения (1). Этот процесс осуществляется с помощью предлагаемого реверсивного двоичного счетчика.
На чертеже представлена функциональ10 ная схема асинхронного реверсивного двоичного счетчика.
Асинхронный реверсивный двоичный счетчик содержит IK-триггер 10-1п-1 первые 2-|-2п-1 и вторые 3ι-3η-ι мультиплексоры, 15 первый и второй элементы ЗАПРЕТ 4 и 5, первый и второй элементы ИЛИ 6-7, первый -третийэлементы НЕ-РАВНОЗНАЧНОСТЬ 8-ТО, первый - седьмой 17 элементы И 11 — 17, шину 18 управления суммироеанием-вы20 читанием, шину 19 сброса счетчика, первую вторую шины 20 и 21 управления режимами работы, первый - третий входы 22-24 счетчика, шину 25 синхронизации, выходы 26г26п-1 разрядов счетчика, входные шины 25 270-27п-1 поступления параллельного кода.
Прямой и инверсный выходы 1К-триггера 1| подсоединены соответственно к первому и второму информационным входам мультиплексора 2i+i, управляющий вход ко30 торого соединен с шиной 18 управления суммированием-вычитанием, а его выход подключен к первому - третьему информационным входам соответственно мультиплексоров Зн-1, 3i+2 и 3|+з, причем выход 35 мультиплексора 3i-n подключен к -С-входу JK-триггера 1i+i управляющие входы мультиплексоров 3ι~3η-ι соединены с шинами 20. и 21 управления режимами работы. Выход мультиплексора 2п-1 подключен лишь к 40 первому информационному входу мультиплексора Зп-1. второй и третий информационный вход мультиплексора 3t подключены к выходу второго 5 элемента ЗАПРЕТ, а третий информационный вход мультиплексора 45 З2 подключен к выходу четвертого элемента И 14 и инверсному входу второго элемента ЗАПРЕТ 5, к первому - третьему входам первого 6 и второго 7 элементов ИЛИ подсоединены выходы соответственно первого 50 - третьего элементов НЕРАВНОЗНАЧНОСТЬ 8-10 и первого третьего элементов И 11-13.
Асинхронный реверсивный двоичный счетчик может работать в трех режимах: ре55 жиме реверсивного счета импульсов по одному из входов в двоичном коде; режиме реверсивного счета импульсов по одному И (или) двум входам в коде с основанием режиме реверсивного счета импульсов по одному, двум и (или) трем входам в трехмерном геометрическом коде. Первый режим обеспечивается приложением к шинам 20 и 21 управления режимами работы сигналов нулевого уровня, второй - приложением к шинам 20 и 21 управления режимами работы соответственно сигналов логической единицы и логического нуля, третий - приложением к шинам 20 и 21 управления режимами работы соответственно сигналов логического нуля и логической единицы. При этом независимо от режима работы суммирование импульсов происходит в случае присутствия в шине 18 управления суммированием-вычитанием нулевого потенциала, а вычитание - единичного потенциала.
Реверсивный двоичный счетчик при счете импульсов (суммировании) в двоичном коде работает следующим образом.
Подсчету импульсов предшествует установка реверсивного счетчика в исходное состояние путем приложения к шинём 1821 сигнала нулевого уровня, вследствие чего IK-триггеры 10-Тп-1 устанавливаются в нулевое состояние и одновременно с Этим обеспечивается подключение с помощью мультиплексоров 2ι-2η-ι прямых выходов триггеров к первым информационным входам мультиплексоров 3ι-3η-ι с последую^ щим подсоединением их к счетным входам .соответствующих IK-триггеров 1о~1п-1. Импульс, появившийся на входе 22 (23 или 24), поступает через пятый 15 (или шестой 16 или седьмой 17) элемент И на вход первого 8 (или второго 9, или третьего 10) элемента НЕРАВНОЗНАЧНОСТЬ, пройдя через него попадает на первый или второй, или третий вход первого 6 элемента ИЛИ. затем с его выхода поступает, пройдя через первый 4 элемент ЗАПРЕТ, на С-вход триггера 10. переводя в инверсное (в данном случае) состояние. Вследствие того, что С-вход триггера 11 через мультиплексоры 3ι и 2ι соединен с прямым выходом триггера 10, то каждый переход последнего в нулевое состояние переводит триггер в инверсное состояние. Аналогично работают остальные 1К-триггеры при счете импульсов. После каждого такта счета на выходах 260-26η-ι реверсивного двоичного счетчика присутствует двоичный код, соответствующий количеству импульсов, поступивших на вход 22 (23 или 24) счетчика. Таким же образом работает счетчик при вычитании импульсов в двоичном коде. Предварительно исходный двоичный код, поступивший к выходным шинам 27о27п-1 записывается в реверсивный счетчйк, к шинам 19-21 прилагаются соответственно высокий и низкий потенциалы. В данном случае к С-входу IK-триггера 1ι с помощью ' мультиплексоров 3ι и 2ι подключается инверсный выход IK-триггерэ 1ι-ι. Счетные импульсы поступают на Вход 22 (23 или 24) реверсивного счетчика, а результат счета (вычитания) присутствует на выходах 26О“ 26п-1.
В режиме счета (суммирования) в кодах с основанием Ϋ2 работе счетчика, предшествует установка его в исходное (нулевое состояние) подачей в шину 19 нулевого сигнала, одновременно с этим в шины 18 и 21 подается нулевой, а в шину 20 - единичный потенциалы, благодаря чему обеспечивается соединение прямого выхода триггера 1ι через мультиплексор 2ι+ι и Зщ с С-выходом триггера 1ι+2· При поступлении на вход 22 (23 или 24) Импульса, он (аналогично работе в первом режиме) поступает на счетный вход IK-триггера 1о. переключая его в инверсное состояние. Каждое переключение триггера 10 в нулевое состояние приводит к переключению триггера 1г в инверсное состояние и т. д. Таким образом, в триггерах 1о. 1г. 14....1|·... 1 п-2 счетчика фиксируется информация η —2 .,
Σ xj-2*^ .
I = О которая присутствует на выходах 26О. 26г....26|,...26п-2 асинхронного реверсивного двоичного счетчика. При одновременном наличии импульсов на входах 22 и 24, или 22 ,· и 23. или 23 и 24 импульсы через пятый 15 и шестой 16 или пятый 15 и седьмой 17. или шестой 16 и седьмой 17 элементы И пройдут через первый 11 или второй 12. или третий 13 элементы И. через второй элемент ИЛИ 7 через второй элемент ЗАПРЕТ 5. поступят на второй информационный вход мультиплексора 3ι. а с выхода которого - на С-вход триггера 11, переводя его в инверсное (единичное) состояние. При этом импульс с выхода второго элемента И 7, поступая на инверсный вход первого элемента ЗАПРЕТ 4, вызывает запрещение прохождения импульса с выхода первого элемента ИЛ И 6 на С-вход триггера 1о. Переход триггера 1ι в нулевое состояние переводит триггер 1з в инверсное состояние и т. д. В данном случае в нечетных триггерах 1ι, 1з. l5.. !j.. !n-t запишется информация = 1 которая будет присутствовать на выходах 26ι. 26з. 265..... 26j.....26п-1 реверсивного
175.0056 .счетчика. При счете (вычитании) необходимо в триггеры 1о~1д-1 записать исходный код с основанием У2 η — 1 '·/ η — 2,/ £ Xj 2ι +Σ Xf · 2.
J = 11=0 и приложить к шинам 18 и 20 единичные потенциалы, благодаря чему инверсный выход ΙΚ-триггера 11 с помощью мультиплексора 2j.ii мультиплексора З1+1 подсое- диняется к С-входу 1К-триггера 1], а инверсный выход ΙΚ-триггера 1] через мультиплексор 2| и мультиплексор 3j+i приложится к С-входу триггера 1j+i. Процесс вычитания импульсов в коде с основанием ^2 происходит аналогично рассмотренному процессу суммирования в этом же коде.
В режиме счета (суммирования) в трехмирном геометрическом коде работе счетчика предшествует установка его в исходное (нулевое) состояние подачей в шину 19 сброса нулевого сигнала, одновременно с этим в шины 18 и 20 подаются нулевые потенциалы, а в шину 21 - единичный потенциал благодаря чему обеспечивается соединение прямого выхода триггера 1ι через мультиплексоры 2ι+ι и 31-+-3 с С-выходом триггера 1 |+з. При поступлении на вход 22 (23 или 24) его поступление на С-вход ΙΚ-триггера 10 происходит аналогично первому режиму, переключая триггер 1р в инверсное (единичное в д.сл.) состояния. Каждое переключение триггера 1о в нулевое состояние приводит к переключению триггера 1з в инверсное состояние и т. д. Таким образом, в триггерах-ίο, 1з, U.....1п-зсчетчикафиксируется информация
Зп-З j^Xi --2^.
которая присутствует на выходах 26О. 26з, 26|.....26п-з асинхронного двоичного счетчика. При одновременном наличии импульсов на входах 22 и 23 или 22 и 24, или 23 и 24 поступление на С-вход триггера 11 импульса, формируемого первым 11 или вторым 12, или третьим 13 элементами И, происходит аналогично второму режиму. Переход триггера 11 в нулевое состояние переводит триггер 14 в инверсное состояние и т. д. В данном случае в триггерах 1ι, 14, 1»г.....
),...,1 п-2 запишется информация которая присутствует на выходах 261. 264,
267.. ...26].....26п-2 реверсивного счетчика.
При одновременном наличии импульсов на входах 22-24 они. пройдя через пятыйседьмой элементы 14 15-17 поступят на первый - третий входы четвертого элемента И 14, сформировавшийся на его выходе импульс поступит на инверсный вход второго элемента ЗАПРЕТ 5 и третий информационный вход мультиплексора 32. пройдя через который поступит на С-вход триггера 12, переключая его в инверсное состояние. Появление импульса на инверсном входе второго 5 элемента ЗАПРЕТ вызовет запрещение прохождения через него импульса, сформировавшегося на выходе второго элемента ИЛИ 7, импульс с которого, придя на инверсный вход первого элемента ЗАПРЕТ 4, вызовет запрещение прохождения через него импульса, сформировавшегося на выходе первого элемента ИЛИ 6. Каждое переключение триггера 12 в нулевое состояние приводит к переключению триггер 15 в инверсное состояние и т. д. Таким образом, в триггерах 12, I5, 1β....1κ....1η-ι счетчика фиксируется информация 'Т’У’х.-гЧ'.
к =2 которая присутствует на выходах 26г. 26э.
283.. ...26к.....26п-1 реверсивного счетчика.
При счете (вычитании) в трехмерном геометрическом коде необходимо в триггеры 101п-1 записать исходный трехмерный геометрический код 't? Xk 2^+ ^2 Y Xk · 2*Γ+ k=2 j = 1
1=0 и приложить к шинам 18 и 21 единичные потенциалы, благодаря чему инверсный выход ΙΚ-триггера 1i с помощью мультиплексора 2j и мультиплексора 3i+i присоединяется к С-входу триггера 1j. инверсный выход ΙΚтриггера 1j через мультиплексор 2К мультиплексор 3j+i присоединится к С-входу триггера 1j+i, а инверсный выход триггера 1к через мультиплексор 2i+i и мультиплексор 3κ+ι подсоединится к С-входу триггера 1к+1. Процесс вычитания импульсов в трехмерном геометрическом коде происходит аналогично рассмотренному процессу суммирования в том х<е коде.

Claims (1)

  1. Формула изобретения
    Асинхронный реверсивный двоичный счетчик, содержащий первый элемент И и первый элемент НЕРАВНОЗНАЧНОСТЬ, в каждом 1-м разряде счетчика, начиная со второго младшего, первый и второй мультиплексоры и в каждом i-ом разряде (i=0, п-1, п - разрядность счетчика) IK-триггер, прямой выход которого соединен с выходом данного разряда счетчика, а R-входы и Sвходы триггеров всех разрядов подсоединены соответственно к шине сброса счетчика и входным шинам поступления параллельного кода, первый и второй информационные входы первого мультиплексора ί-го разряда, подсоединены соответственно к прямому и инверсному выходам IK-триггера l-1-го разряда, управляющий вход данного мультиплексора соединен с шиной управления суммированием-вычитанием, а выход ,’ервого мультиплексора i-ro разряда подключен к первому информационному входу второго мультиплексора 1-го разряда и к второму информационному входу второго мультиплексора (i+1)-го разряда, выход второго мультиплексора Ι-го разряда соединен с С-входом данного разряда IK-триггера, а первые управляющие входы всех вторых мультиплексоров соединены с первой шиной управления режимами, при этом выход первого мультиплексора (п-1)-го разряда счетчика подсоединен только к первому информационному входу второго мультиплексора данного разряда, отличающийся тем, что, с целью расширения области использования, заключающегося в обеспечении счета в трехмерных геометрических кодах с иррациональным основанием, в него введены второй и третий элементы НЕРАВНОЗНАЧНОСТЬ, второй, третий, четвертый, пятый, шестой и седьмой элементы И, первый и второй элементы ИЛИ, первый и второй элементы ЗАПРЕТ, выходы которых подсоединены соответственно к С- входу IK-триггера первого разряда и второму и третьему информационным входам второго мультиплексора второго разряда, прямой и инверсный входы первого элементы ЗАПРЕТ подсоединены к выходам соответственно первого и второго элементов ИЛИ, при этом прямой вход второго элемента ЗАПРЕТ подключен к выходу второго элемента ИЛИ, а его инверсный вход совместно с третьим информационным входом второго мультиплексора третьего разряда подсоединен к выходу четвертого элемента И, к первому, второму и третьему входам первого и второго элементов ИЛИ подсоединены выходы соответственно первого, второго, третьего элементов НЕРАВНОЗНАЧНОСТЬ и первого, второго, третьего элементов И, первые входы первого и второго элементов НЕРАВНОЗНАЧНОСТЬ, первого второго четвертого элементов И соединены с выходом пятого элемента И. вторые входы первого элемента НЕРАВНОЗНАЧНОСТЬ, первого, четвертого элементов И и первые входы третьего элемента НЕРАВНОЗНАЧНОСТЬ и третьего элемента И подключены к выходу шестого элемента И, а к выходу седьмого элемента И подсоединен^ вторые входы второго и третьего элементов НЕРАВНОЗНАЧНОСТЬ и второго и третьего элементов И и третий вход четвертого элемента И, первые входы пятого, шестого и седьмого элементов И являются соответственно первым, вторым и третьим входами счетчика, а их вторые входы объединены и подсоединены к шине синхронизации, вторые управляющие входы всех вторых мультиплексоров подсоединены к второй шине управления режимами, а выход первого мультиплексора 1-го разряда подключен также к третьему информационному входу второго мультиплексора (i+2)-ro разряда счетчика.
SU904870013A 1990-10-01 1990-10-01 Асинхронный реверсивный двоичный счетчик SU1750056A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904870013A SU1750056A1 (ru) 1990-10-01 1990-10-01 Асинхронный реверсивный двоичный счетчик

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904870013A SU1750056A1 (ru) 1990-10-01 1990-10-01 Асинхронный реверсивный двоичный счетчик

Publications (1)

Publication Number Publication Date
SU1750056A1 true SU1750056A1 (ru) 1992-07-23

Family

ID=21538194

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904870013A SU1750056A1 (ru) 1990-10-01 1990-10-01 Асинхронный реверсивный двоичный счетчик

Country Status (1)

Country Link
SU (1) SU1750056A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1592134A3 (en) * 2004-04-26 2006-06-14 Sony Corporation Counter circuit, AD conversion method, AD converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus
RU2452084C2 (ru) * 2009-12-24 2012-05-27 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Асинхронный двоичный счетчик

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР Ms 1115240, кл НОК К 23/00, 1984. Авторское свидетельство СССР № 1555856,кл. Н 03 К 23/56, 1989. *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1592134A3 (en) * 2004-04-26 2006-06-14 Sony Corporation Counter circuit, AD conversion method, AD converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus
US7292177B2 (en) 2004-04-26 2007-11-06 Sony Corporation Counter circuit, AD conversion method, AD converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus
US7495597B2 (en) 2004-04-26 2009-02-24 Sony Corporation Counter circuit, AD conversion method, AD converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus
EP2091154A1 (en) * 2004-04-26 2009-08-19 Sony Corporation Counter circuit, AD conversion method, AD converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus
US7629914B2 (en) 2004-04-26 2009-12-08 Sony Corporation Counter circuit, AD conversion method, AD converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus
RU2452084C2 (ru) * 2009-12-24 2012-05-27 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Асинхронный двоичный счетчик

Similar Documents

Publication Publication Date Title
US3036775A (en) Function generators
SU1750056A1 (ru) Асинхронный реверсивный двоичный счетчик
US3644724A (en) Coded decimal multiplication by successive additions
RU2012047C1 (ru) Устройство для ортогонального преобразования цифровых сигналов по уолшу-адамару
US3638002A (en) High-speed direct binary-to-binary coded decimal converter
SU1750057A1 (ru) Реверсивное счетное устройство с иррациональным основанием
SU911623A1 (ru) Запоминающее устройство
RU2093888C1 (ru) Процессор для адресно-ранговой идентификации и селекции аналоговых сигналов
SU1390608A1 (ru) Устройство дл делени
SU1401448A1 (ru) Устройство дл реализации булевых симметричных функций
SU641442A1 (ru) Устройство дл сравнени двоичных чисел
SU454552A1 (ru) Частотно-импульсное устройство дл возведени в степень
SU1088115A1 (ru) Преобразователь код-временной интервал
SU1481738A1 (ru) Устройство дл определени экстремальных чисел, представленных числоимпульсным кодом
SU1092494A2 (ru) Устройство дл сортировки чисел
SU1418711A1 (ru) Устройство дл параллельного формировани адресов
SU1117639A1 (ru) Многоканальное устройство приоритета
SU1446627A1 (ru) Устройство цифровой фильтрации
SU1285472A1 (ru) Устройство дл выбора групповых за вок в вычислительной системе
SU809168A1 (ru) Устройство дл сравнени чисел
SU741474A2 (ru) Управл емый делитель частоты
SU646329A1 (ru) Устройство дл сравнени двоичных чисел
SU631921A1 (ru) Многоканальное устройство дл управлени очередностью обращени к общему потребителю
SU1013942A1 (ru) Преобразователь двоично-дес тичного кода в двоичный
SU172660A1 (en) shaft direction of rotation follow-up switch