SU1750038A1

SU1750038A1 - Генератор задержанных импульсов

Info

Publication number: SU1750038A1
Application number: SU904870858A
Authority: SU
Inventors: Николай Геннадиевич Мелентьев
Original assignee: Производственное Объединение "Гамма"
Priority date: 1990-10-01
Filing date: 1990-10-01
Publication date: 1992-07-23

Abstract

Изобретение относитс к цифровым электронным схемам а именно к схемам линий задержки, широко примен емым дл синхронизации электронных устройств различного назначени . Цель изобретени - повышение точности сохранени длительности задержанных импульсов путем одина- ковой задержки фронта и среза дл задержек больших длительности импульса. Генератор задержанных импульсов содержит входную и выходную шины, первый инвертор , второй инвертор, включающий входную цепь и выходной транзистор, интегрирующую цепь (И Ц), резистор, переключатель тока (ПТ), дифференцирующую цепь (ДЦ). транзистор, выходнбй буфер. 2 ил.

Description

Изобретение относитс к цифровым электронным схемам, а именно к схемам линий задержки, широко примен емым дл синхронизации электронных устройств различного назначени .

Известна схема генератора задержанных импульсов, содержаща два переключа- тел тока, каждый из которых имеет свою врем задающую цепь, соединенную с входом схемы через первый и второй входуые транзисторы. Выходы переключ ателей тока соединены с входом вентильной схемы, выход которой подключен к выходу схемы. При поступлении входного импульса врем зада- ющие цепи формируют экспоненциальные сигналы на входах переключателей тока, а с выходов переключателей тока снимаютс задержанные по отношению к входному импульсы разной длительности. На выходе вентильной схемы формируетс сигнал, равный разности задержанных импульсов и который подавл етс в период действи входного импульса.

Таким образом, генератор работает по принципу получени разности задержанных импульсов, имеющих различную величину задержки, и осуществл ет задержку входного импульса на величину, большую длительности импульса.

Так как в известном генераторе длительность задержанного импульса не.св за- на с длительностью входного импульса, а равна разности двух фиксированных задержек , в нем невозможно получение неискаженных по отношению к входному задержанных импульсов при поступлении на вход схемы импульсов разной длительности . Целью изобретени вл етс повышение точности длительности задержанных импульсов путем одинаковой задержки фронта и среза.

Цель достигаетс том, что в генераторе задержанных импульсов, содержащем входную-и выходную шину, переключатель тока, две врем задающих цепи, п тый и второй транзисторы резистор, соединенные

у

Ј

ч| СП

Сл СО

так. что вход переключател тока подключен к выходу первой врем задающей цепи, эмиттер первого транзистора соединен с общей шиной, перва врем задающа цепь выполнена интегрирующей, а втора - дифференцирующей , введены первый инвертор , входна цепь второго инвертора и выходной инвертирующий буфер „Вход первого инвертора подключен к входной шине, а его выход соединен с входом входной цепи второго инвертора, выход которой подключен к базе первого транзистора, который образует выходной транзистор второго инвертора. Коллектор первого транзистора соединен с входом первой врем задающей цепи и через резистор с шиной питани . Инверсный выход переключател тока подключен по входу выходного инвертирующего буфера, выход которого соединен с выходной шиной. Вход второй врем зздающей цепи подключен к выходу первого инвертора, выход второй врем задающей цепи соединен с базой второго транзистора, эмиттер которого подключен к общей шине, а коллектор - к базе первого транзистора.Ј

На фиг. 1 представлена схема генератора задержанных импульсов; на фиг 2 - временна диаграмма ее работы

Генератор задержанных импульсов включает в себ входную 1 и выходную 2 шины, первый инвертор 3. второй инвертор 4. содержащий входную цепь 5 и выходной транзистор 6, интегрирующую цепь 7, резистор 8, переключатель 9 тока. Дифференцирующую цепь 10, транзистор 11, выходной инвертирующий буфер 12. Входна шина 1 соединена с входом первого инвертора 3, выход которого подключен к входной цепи 5 второго инвертора А, выход входной цепи

5соединен с базой выходного транзистора

6второго Инвертора 4, эмиттер которого соединен с общей шиной, а коллектор соединён с входом интегрирующей цепи 7 и через резистор 8 с шиной питани . Выход интегрирующей цепи 7 соединен с входом переключател 9 тока, инверсный выход ко торого через выходной инвертирующий буфер 12 соединен с выходной шиной 2 Вход дифференцирующей цепи 10 соединен с выходом первого инвертора 3, а ее выход - с базой транзистора 11. эмиттер которого подключен к общей шине, а коллектор - к базе выходного транзистора $ второго инвертора 4.

Генератор задержанных импульсов работает следующим образом.

При низком уровне сигнала на входной шине 1 на выходе первого инвертора 3 высокий уровень, на выходе второго инвертора 4 низкий уровень, на выходе пере люча- тел 9 тока высокий уровень и на выходе инвертирующего буфера и, соответственно, на выходной шине 2 низкий уровень При

поступлении входного импульса на выходе второго инвертора 4 по вл етс высокий уровень сигнала, задаваемый через резистор 8, соединенный с шиной питани , который поступает на вход интегрирующей цепи

0 7 Выходной транзистор 6 второго инвертора 4 при этом выключен через входную цепь 5. На выходе дифференцирующей цепи 10 по вл етс отрицательный пик и транзистор 11 остаетс в выключенном состо нии.

5 На выходе интегрирующей цепи 7 формируетс экспоненциальный сигнал, поступающий на вход переключател 9 тока (фиг. 2). По окончании действи входного импульса величина экспоненциального сигнала на вы0 ходе переключател 9 тока еще не достаточна дл срабатывани переключател 9 тока, поскольку не достигает пороговой величины (фиг 2) Первый инвертор 3 по окончании действи входного импульса и соответст5 венного переключени сигнала на входной шине 1 из высокого уровн в низкий формирует на входе дифференцирующей цепи 10 высокий уровень сигнала На выходе дифференцирующей цепи 10 по вл етс положи0 тельный пик, открывающий транзистор 11, который продолжает удерживать выходной транзистор 6 второго инвертора 4 в выключенном состо нии несмотр на то, что входна цепь 5 второго инвертора 4 теперь

5 формирует сигнал дл включени транзистора б (фиг 2). Экспоненциальный сигнал на выходе интегрирующей цепи 7 продолжает увеличиватьс и при достижении пороговой величины приводит к срабатыванию

0 переключател 9 тока, и инвертирующий буфер 12 формирует на выходной шине 2 фронт задержанного импульса (фиг. 2). По окончании положительного пика на выходе дифференцирующей цепи 10 транзистор 11

5 выключаетс , а выходной транзистор 6 включаетс , управл емый входной цепью 5 второго инвертора 4 (фиг. 2).

На выходе интегрирующей цепи 7 устанавливаетс низкий уровень сигна/ta, кото0 рый передаетс на вход переключател 9 тока и приводит к его срабатыванию. Инвертирующий буфер 12 при этом формирует на выходной шине 2 срез задержанного сигнала (фиг. 2). При равенстве длительности экс5 поненциального сигнала, формируемого интегрирующей цепью 7, от низкого уровн до величины порога срабатывани переключател 9 тока и длительности положительного пика, формируемого дифференцирующей цепью, от высокого уровн до величины напр жени выключени транзистора 11 задержка фронта выходного импульса будет равна задержке среза. Выходной импульс будет без искажений повтор ть входной и не зависеть от длительности входного им- пульса.

Таким образом, по сравнению с известным в предлагаемом генераторе задержанных импульсов при выполнении услови Химтегр 1диффер, где 1цнтегр - Длительность

интегрирующего сигнала от низкого уровн до порога срабытывани переключател тока; Хдиффер - длительность дифференцирующего сигнала от высокого уровн до величины напр жени выключени транзи- стора 11. достигаетс одинакова задержка фронта и среза выходного импульса, что обеспечивает повышение точности длительности задержанных импульсов. Выходной импульс при этом без искажений повтор ет входной и не зависит от длительности входного импульса.

Ф о р м у л а и з о б р е т е н и Генератор задержанных импульсов, содержащий входную и выходную шины, пе- реключателъ тока, две врем задающие цепи, первый и второй транзисторы, резистор , соединенные так, что вход переключател тока подключен к выходу первой вре- м задающей цепи, эмиттер первого транзистора соединен с общей шиной, отличающийс тем, что, с целью повышени точности длительности задержанных импульсов , перва врем эадающэ цепь выполнена интегрирующей, а втора - дифференцирующей и введены первый инвертор , входна цепь второго инвертора, выходной инвертирующий буферный каскад , при этом вход первого инвертора подключен к входной шине, а его выход соединен с входом входной цепи второго инвертора, выход которого подключен к базе первого транзистора, который вл етс выходным транзистором второго инвертора , коллектор первого транзистора соединен с входом первой врем задающей цепи и через резистор с шиной питани , инверсный выход переключател тока подключен к входу выходного инвертирующего буфера, выход которого соединен с выходной шиной , вход второй врем зддающей цепи подключен к выходу первого инвертора, выход второй врем задающей цепи соединен с базой второго транзистора, эмиттер которого подключен к общей шине, а коллектор - к базе первого транзистора.

Входна шина

Фиг.1

8

и и,

О,

и

ц, О -А

МММ - Г. (Ш-Г

V,

и„ и:

uftt

и а,

t t

Фиг. 2

Claims

Формула изобр е т ен и я

Генератор задержанных импульсов, содержащий входную и выходную шины, переключатель тока, две времязадающие цепи, первый и второй транзисторы, резистор. соединённые так, что вход переключателя тока подключен к выходу первой времязадающей цепи, эмиттер первого транзистора соединен с общей шиной, отличающийся тем, что, с целью повышения 5 точности длительности задержанных импульсов, первая времязадающая цепь выполнена интегрирующей, а вторая -дифференцирующей и введены первый инвертор, входная цепь второго инвертора, 10 выходной инвертирующий буферный каскад, при этом вход первого инвертора подключен к входной шине, а его выход соединен с входом входной цепи второго инвертора, выход которого подключён к ба15 зе первого транзистора, который является выходным транзистором второго инвертора, коллектор первого транзистора соединен с входом первой времязадающей цепи и через резистор с шиной питания, инверс!0 ный выход переключателя тока подключен к входу выходного инвертирующего буфера, выход которого соединен с выходной шиной, вход второй времязадающей цепи подключён к выходу первого инвертора, выход !5 второй времязадающей цепи соединен с базой второго транзистора, эмиттер которого подключен к общей шине, а коллектор - к базе первого транзистора.

7(7 /7

Фиг. I