SU1748247A1

SU1748247A1 - Цифровой управл емый генератор

Info

Publication number: SU1748247A1
Application number: SU894753455A
Authority: SU
Inventors: Сергей Антонович Ганкевич
Original assignee: Минский радиотехнический институт
Priority date: 1989-07-27
Filing date: 1989-07-27
Publication date: 1992-07-15

Abstract

Изобретение относитс к импульсной технике и может быть использовано дл повышени точности подстройки цифрового управл емого генератора. Цель изобретени достигаетс за счет введени в устройство первого фильтра 11 нижних частот, второго блока 7 добавлени -вычитани импульсов , делител 8 частоты, фазового дискриминатора 9 и фильтра 10 нижних частот , а также первого 12 и второго 13 формирователей опорного сигнала и новых функциональных св зей. Кроме того, устройство содержит опорный генератор 1, первые блок 2 добавлени -исключени импульсов , делитель 3 частоты, фазовый дискриминатор 4, а также первый 6 и второй 11 управл емые генераторы. Повышение точности подстройки достигаетс за счет последовательного включени двух делителей частоты с дробными коэффициентами делени , образованными кольцами ФАП 4, и выбором коэффициентов делений в первом и втором делител х частоты соответственно равными -1 и +1, что позвол ет в п раз по сравнению с устройством-прототипом повысить точность подстройки. 3 ил. (Л с

Description

У/7р0б/7(#ме

-:№

ГТ -Г/ТЫЖЦ

t w ww-eiLiiinaiiii iJ1 I

,.3 ф

fa/Mi

Ш«Д

XI

ь

00

го

XI

Фиг 1

Изобретение относитс к импульсной технике и может быть использовано в цифровых устройствах синхронизации и синтезаторах частот.

Цель изобретени - повышение точности подстройки фазы цифрового управл емого генератора.

На фиг. 1 приведена функциональна схема цифрового управл емого генератора; на фиг. 2 - функциональна схема блока добавлени - вычислени импульсов и формировател опорного сигнала; на фиг. 3 - схема опорного генератора.

Цифровой управл емый генератор содержит опорный генератор 1, первый блок

2добавлени -вычитани импульсов, первый делитель 3 частоты, первый фазовый дискриминатор 4, первый фильтр 5 нижних частот, первый управл емый генератор 6, второй блок 7 добавлени -вычитани импульсов , второй делитель 8 частоты, второй цифровой дискриминатор 9, второй.фильтр 10 нижних частот, второй управл емый генератор 11, первый 12 и второй 13 формирователи опорного сигнала.

Первый выход опорного генератора 1 подключен к информационному входу первого блока 2 добавлени -вычитани импульсов , выход которого через первый делитель

3частоты подключен к первому входу первого фазового дискриминатора 4, выход которого через первый фильтр 5 нижних частот подключен к управл ющему входу первого управл емого генератора 6, первый выход которого подключен к информационному входу второго блока 7 добавлени -вычитани импульсов и к первому входу первого формировател 12 опорного сигнала , выход и второй вход которого подключе- ны соответственно ко второму входу первого фазового дискриминатора 4 и ко второму выходу опорного генератора 1. Выход второго блока 7 добавлени -вычитани импульсов подключен через второй делитель 8 частоты к первому входу второго фазового дискриминатора 9. второй вход которого подключен к выходу второго формировател 13 опорного сигнала. Выход второго фазового дискриминатора 9 подключен через второй фильтр 10 нижних частот к управл ющему входу второго управл емого генератора 11, первый выход которого подключен к первому входу второго формировател 13 опорного сигнала, второй вход которого подключен ко второму выходу первого управл емого генератора 6. Первые и вторые управл ющие входы первого 2 и второго 7 блоков добавлени -вычитани импульсов попарно объединены и образуют входную шину управлени устройства , выходом которого вл етс второй выход второго управл емого генератора 11. Каждый из блоков 2 и 7 добавлени -вычитани импульсов содержит задающий генератор 14, формирователь 15, образующие генератор 1, первый 16 и второй 17 RS-триг- геры, элемент 18 задержки, первый элемент И-НЕ 19, счетный триггер 20, второй 21, третий 22 и четвертый 23 элементы И-НЕ.

0 S-входы первого 16 и второго 17 RS-тригге- ров вл ютс соответственно первым и вторым управл ющими входами блока 2 (7) добавлени -вычитани импульсов, информационный вход которого подключен к первым входам второго 21 и третьего 22

5 элементов И-НЕ и через элемент 18 задержки к входам первого 16 и второго 17 RS- триггеров, инверсные выходы которых подключены соответственно ко второму и третьему входам первого элемента И-НЕ 19, выход которого подключен ко входу счетно0 го триггера 20, выход которого подключен ко второму входу второго элемента И-НЕ 21. Пр мой выход первого RS-триггера 16 и инверсный выход второго RS-триггера 17 подключены соответственно ко второму входу

5 третьего элемента И-НЕ 22 и к третьему входу второго элемента И-НЕ 21, выходы которых подключены соответственно к первому и второму входам четвертого элемента И-НЕ 23 выход которого вл етс выходом

0 блока 2 (7) добавлени -вычитани импульсов .

Каждый из формирователей 12 и 13 опорного сигнала (фиг. 2) содержит D-триг- гер 23 и счетный триггер 24. Первым и вто5 рым входами формировател 12 (13) опорного сигнала вл ютс соответственно синхровход и D-вход D-триггера 23, выход которого подключен ко входу счетного триггера 24, выход которого вл етс выходом

0 формировател 12 (13) опорного сигнала.

Опорный генератор 1 (фиг. 3) содержит последовательно включенные задающий генератор 14 и формирователь 15 импульсов, выходы которых вл ютс соответственно

5 вторым и первым выходами опорного генератора 1.

Цифровой управл емый генератор работает следующим образом,

Управление фазой производитс с по0 мощью импульсов, поступающих на S-входы триггеров 16, 17, блока 2 добавлени -вычитани импульсов, и входь1 соответствующих триггеров блока 7 добавлени -вычитани импульсов. При поступле5 нии импульса управлени на S-вход триггера 17, последний перебрасываетс в состо ние 1 и с его инверсного выхода на входы элементов И-НЕ 19 и 21 подаетс

низкий уровень сигнала. В результате очередной импульс с выхода формировател 15 импульсов не проходит на вход триггера 20, т.е производитс исключение импульса из последовательности, поступающей на вход делител 3 частоты. При этом временное положение тактовых точек эталонного сигнала на выходе делител 3 частота корректируетс на отставание на дискрет, равный Тог. Задержанный элементом 18 задержки импульс перебрасывает триггер 17 в исходное состо ние. Величина задержки элемента 18 в сумме с задержкой переключени триггера 17 (16), должна быть не меньше длительности импульса на выходе формировател 15 импульсов.

При поступлении импульса управлени на S-вход триггера 16 последний перебрасываетс в состо ние 1, на вход элемента И-НЕ 19 подаетс сигнал запрета, а на вход элемента И-НЕ 22 сигнал разрешени . Очередной импульс с выхода формировател 15 импульсов через элементы И-НЕ 22, 23, мину счетный триггер 20, поступает непосредственно на вход счетчика-делител 3 частоты, т.е. на вход второго разр да делител (первым разр дом делител вл етс счетный триггер 20). Это эквивалентно добавлению импульса в последовательность опорного генератора. При этом тактовые точки эталонного сигнала на выходе делител 3 частоты получают временной сдвиг на дискрет, равный Т0г в сторону опережени . Задержанный элементом 18 задержки импульс перебрасывает триггер 16 в исходное состо ние.

Эталонный сигнал, сформированный делителем 3 частоты, подаетс на вход фазового дискриминатора 4 Коэффициент пересчета делител 3 частоты равен п. С учетом делени на два триггера 20 период эталонного сигнала равен Тсг 2пТ0г.

На второй вход фазового дискриминатора 4 подаетс меандр с выхода формировател 12 опорного сигнала. Рассмотрим работу последнего.

Импульсы с частотой управл емого генератора 6 поступают на синхровход триггера 23, осуществл по своему фронту запись в триггер 23 информации, поступающей на его D-вход. В результате этого на выходе триггера 23 формируетс сигнал, частота которого равна разности частот опорного генератора 1 и управл емого генератора 6. Делением частоты этого сигнала на два триггера 24 производитс формирование меандра с длительностью полупериода, равной (n-1)Tyri. Процессы, происход щие во втором кольце фазовой автоподстройки частоты (ФАПС), аналогичны . Коррекци фазы управл емого генератора 6 на опережение на дискрет - и одновременное вычитание импульса из последовательности, поступающей на вход делител 8 частоты, привод т к изменению временного положени тактовых точек эталонного сигнала (сдвигу) на временной интервал (ТУг1 - -Туп). При этом дл

восстановлени синфазного режима во втором кольце ФАПЧ необходимо осуществить сдвиг фазы управл емого генератора 11 на

дискрет, равный -Ґв сторону опережени , гг

При коррекции фазы управл емого генера2 л тора 6 на отставание на дискрет - и одновременном добавлении импульса в последовательность, поступающую на вход делител 8 частоты восстановление синфазного режима осуществл етс сдвигом фазы управл емого генератора 11 на отставание

. 2л на дискрет, равный - -.

п Действительно, при условии, что

П

ПЛ

-г Vi

1

0

5

0

5

0

5

или Тог n-f

п

Туг1

сдвиг тактовых точек эталонного сигнал з первом кольце ФАПЧ на дискрет TQI производитс путем увеличени одного из перио- дов эталонного сигнала на Т0г что соответствует

ТС1 (2п+1)Тог (2п-1)ТУг1 - 1 ТУг1.

Дл восстановлени синфазного режима в первом кольце ФВПЧ необходимо обеспечить услови выполнени равенства

(2п-ИСГог-(2п-1)ТУг1

где 1 /ТУг1 - частота управл емого генератора 6, при которой обеспечиваетс восстановление синфазности.

Условием выполнени этого равенства вл ете 1 сдвиг фазы управл емого гечзра

торз ча дискрет -- в сторону опережени .

Эталонный сигнал во втором коль-де ФАПЧ при условии его одновременной коррекции путем увеличени одного из периодов на ТУг1 имеет период Т1с2 2ггТ yri + Tyri что соответствует

Т с2

2(п+1)Туг2 - Л Туг2 + Туг2

п

. Дл восстановлени синфазного режима во втором кольце ФАПЧ необходимо обеспечить условие выполнени равенства

ТС2 2(п+1)Т1уг2 + Т1уг2.

где 1/Г yi2 частота управл емого генератора 11 во временном интервале, равном периоду эталонного сигнала, при которой обеспечиваетс восстановление синфазного режима.

Условием выполнени этого равенства вл етс сдвиг фазы управл емого генератора 11 на дискрет -в- в сторону опереже- п

ни .

Процесс коррекции фазы управл емого генератора 11 на отставание осуществл етс путем коррекции временного положени тактовых точек эталонных сигналов на опережение .

Предлагаемое техническое решение по сравнению с известным обеспечивает более высокую точность подстройки фазы управл емого генератора. В известном устройстве дискрет подстройки Д# равен -. Предложенное техническое решение обеспечивает дискрет подстройки равным

2 ч

-т}-, т.е. позвол ет уменьшить его в п раз,

гг

Claims

Формула изобретени Цифровой управл емый генератор, содержащий опорный генератор, первые блок добавлени -вычитани импульсов, делитель частоты, фазовый дискриминатор и управл емый генератор, второй управл емый генератор, входна шина управлени устройства подключена к первому и второму управл ющим входам первого блока добавлени -вычитани импульсоа, информационный вход и выход которого подключены соответственно к первому выходу опорного генератора и к входу первого делител частоты , выход которого подключен к первому

входу первого фазового дискриминатора , отличающийс тем, что, с целью повышени точности подстройки фазы, в него введены первый и

второй фильтры нижних частот, пер- -вый и второй формирова- тели опорного сигнала, вторые блок добавлени -вычитани импульсов, фазовый дискриминатор и делитель частоты, выход

первого формировател опорного сигнала подключен к второму входу первого фазового дискриминатора, выход которого через первый фильтр нижних частот подключен к управл ющему входу первого управл емого

генератора, первый выход которого подключен к информационному входу второго блока добавлени -вычитани импульсов и к первому входу первого формировател опорного сигнала, второй вход которого

подключен к второму выходу опорного генератора , входна шина управлени устройства подключена к первому и второму управл ющим входам второго блока добавлени -вычитани импульсов, выход которого подключен к входу второго делител частоты, выход которого подключен к первому входу второго фазового дискриминатора, выход которого через второй фильтр нижних частот подключен к управл ющему входу второго управл емого генератора, первый выход которого подключен к первому входу второго формировател опорного сигнала, второй вход и выход которого подключены соответственно к второму выходу

первого управл емого генератора и к второму входу второго фазового детектора, второй выход второго упраал емого генератора вл етс выходом цифрового управл емого генератора.

Управление

N5

Јfr28W.l

Г

ч

ъ

I