SU1744700A1

SU1744700A1 - Вычислительное устройство

Info

Publication number: SU1744700A1
Application number: SU904837568A
Authority: SU
Inventors: Вилий Лукич Соседка; Давид Исаакович Пружанский; Василий Иванович Карамушко; Владимир Борисович Верник
Original assignee: Днепропетровский горный институт им.Артема
Priority date: 1990-03-21
Filing date: 1990-03-21
Publication date: 1992-06-30

Abstract

Изобретение относитс к аналоговой вычислительной технике и может быть использовано в аналоговых системах регулировани . Целью изобретени вл етс расширение функциональных возможностей за счет воспроизведени операции дифференцировани . Устройство содержит последовательно соединенные интегратор 1 и нуль-орган 2, выход которого подключен к управл ющим входам первого и второго фа- зочувствительных выпр мителей 3 и 4 и через триггер 11 - к управл ющему входу третьего фазочувствительного выпр мител 12, информационный вход которого через выпр мительный элемент 10 соединен с выходом фазочувствительного выпр мител 4, а выход фазочувствительного выпр мител 3 соединен с соответствующими входами интегратора 1 и нуль-органа 2. 2 ил.

Description

г К

Y

35 При Y 1, Z 1 на выходе фазочувствительного выпр мител 12 по витс сигнал

где К - коэффициент пропорциональности .

Поскольку амплитуда модулируемых пр моугольных импульсов измен етс пропорционально сигнал Z, то сигнал на выходе фазочувствительного выпр мител определ етс соотношением

a K-Ј-Z

Выход фазочувствительного выпр мител 4 соединен через выпр мительный элемент 20 с информационным входом третьего фазочувствительного выпр мител 12. Благодар выпр мительному элементу 12 на вход третьего фазочувствительного выпр мител 12 подаютс импульсы одной пол рности (фиг. 2в). В тоже врем на информациолный вход третьего фазочувствительного выпр мител 12 поступает сигнал с выхода счетного триггера 11. Так как вход счетного триггера 11 сое40

b КdXB dt

Таким образом, предлагаемое устройство позвол ет не только осуществл ть различные функциональные преобразовани

над входным сигналом, но и дифференцировать входной сигнал и осуществл ть над производной различные функциональные преобразовани .

Описание устройства показывает, что

оно достаточно простое и обладает широкими возможност ми. Применение таких устройств в след щих системах сокращает номенклатуру функциональных преобразований и позвол ет в системах регулировани за счет введени сигналов, пропорциональных производным, получать более высокие качественные показатели (большое быстродействие, меньшую величину перерегулировани ).

Claims

Формула изобретени

Вычислительное устройство, содержащее последовательно соединенные интегратор и нуль-орган, выход которого подключен к управл ющим входам первого и второго фазочувствительных выпр мителей , суммирующий вход интегратора соединен с первым входом устройства, выход второго фазочувствительного выпр мител вл етс первым выходом устройства, второй и третий входы устройства подключены к информационным входам соответственно первого и второго фазочувствительных выпр мителей , выход первого из которых соеа

т 12 L

}...

-JZL.

5

динен с суммирующим входом интегратора и с другим входом нуль-органа, отличающеес тем, что, с целью расширени функциональных возможностей за счет воспроизведени операции дифференцировани , в него введены выпр мительный элемент, триггер и третий фазочувствитель- ный выпр митель, выход которого вл етс вторым выходом устройства, а информационный вход через выпр мительный элемент соединен с выходом второго фазочувствительного выпр мител , выход нуль-органа через триггер соединен с управл ющим входом третьего фазочувствительного выпр мител .

Т/

1/ГМ

1.

t