SU1744653A2 - Измеритель частоты вращени вала - Google Patents

Abstract

Использование: системы управлени  электроприводами. Сущность изобретени : измеритель содержит генератор 1 импульсов , счетчики 2 и 9, формирователь 3 гармонических сигналов, вращающийс  трансформатор 4, блок 5 нуль-органов, формирователь 6 импульсов, блок 7 управлени , вычислительный блок 8, блок 10 пам ти, блок инверторов 11, сумматор 12. 2 ил.

Description

со

С

К

15

ю

11

м

HJ

Фиг.1

vj а

(Л CJ

ю

Изобретение относитс  к измерительной технике и может быть использовано в системах управлени  электропроводами.

Измеритель частоты воащени  вала состоит из последовательно включенных гене- ратора, первого счетчика, формировател  гармонических сигналов, вращающегос  трансформатора, блока нуль-органов, формировател  импульсов, блока управлени , вычислительного блока, выход которого  в- л етс  выходом измерител  параметров перемещени , при этом первый и второй входы вычислительного блока соединены соответственно с первым и вторым выходами блока управлени , второй вход которого подключен к выходу генератора, третий вход вычислительного блока соединен с выходом формировател  импульсов, а четвертый вход подключен к выходу первого счетчика, второй выход которого соединен с вторым входом формировател  импульсов.

Недостатком данного устройства  вл ютс  ограниченные функциональные возможности , обусловленные невозможностью измерени  углового ускорени  вращающего- с  вала.

Целью изобретени   вл етс  расширение функциональных возможностей.

На фиг.1 приведена функциональна  схема измерител  частоты вращени ; на фиг.2-временные диаграммы, по сн ющие его работу.

Измеритель содержит генератор 1 импульсов (Г), первый счетчик 2 (Сч), формирователь 3 гармонических сигналов (ФГС), вращающийс  трансформатор 4 (ВТ), блок 5 нуль-органов (БНО), формирователь б импульсов (ФИ), блок 7управлени  (БУ), вычислительный блок 8 (ВБ), второй счетчик 9 (Сч), блок 10 пам ти (БП), блок 11 инверторов (БИ), сумматор 12 (С).

Выхо/1 ГТ подключен ко входу Сч 2 и к второму входу БУ 7, первый выход Сч 2 соединен с входом ФГС 3 и с четвертым входом В Б 8, второй выход Сч 2 соединен с вторым входом ФИ 6, выход ФГС 3 подключен к входу ВТ 4, выход которого через БНО 5 соединен с первым входом ФИ 6, выход которого п эдключен к первому входу БУ 7 и к третьему входу В Б 8, первый и второй входы которого соединены соответственно с первым и вторым выходами БУ 7, кроме того, второй выход БУ 7 подключен к входу Сч 9 и к управл ющему входу БП 10, вход данных которого соединен с выходом ВБ 8, выход Сч 9 соединен с входом БП 10, выход которого через блок БИ 11 подключен к первому входу С 12, второй вход которого подключен к выходу В Б 8.

Измеритель частоты вращени  работает следующим образом.

Генератор импульсов П вырабатывает последовательность пр моугольных импульсов CLK (фиг.2) с частотой fr, котора  поступает на вход Сч 2 и на вход БУ 7. На выходе Сч 2 формируетс  двоичный линейно нарастающий код (цифрова  пила) с частотой

fo-fr/No,(1)

где No - объем Сч 2, поступающий на входы ФГС 3 и четвертый вход В Б 8. На выходе ФГС 3 формируетс  система синусоидальных напр жений дл  запитки ВТ4.

Us UMaKC Sin СО о t;

lUc UMaKcCOSa ot,(2)

где Кмакс - амплитуда напр жени  на входе ВТ 4;

Ш0- углова  частота запитки ВТ 4, численно равна  2 jrfr/N0.

На выходе ВТ 4 имеем систему напр жений

UBTS UBT макс Sin( Ш 0 t ± р 0 р );

макс COS( СО о t ± р 0 р ), (3) где DBT макс - амплитуда выходного напр жени  ВТ 4;

р - число пар полюсов ВТ 4 дл  упрощени  дальнейшего описани  примем

0р - геометрический угол между осью синусной входной и осью синусной выходной обмоток ВТ 4.

Система выходных напр жений ВТ 4 (3) поступает на вход БНО 5. На выходе БНО 5 при использовании в нем двух компараторов формируютс  напр жениг (фиг.2):

макс sin( t ±0Р);

макс C0s( Ш о t ± 0p ). (5)

Выбор количества компараторов БНО 5 и фазовых сдвигов между их выходными сигналами можно осуществить снабдив суммирующие компараторы БНО 5 соответствующими фазосдвигающими ре- зистивными цеп ми, исход  из требований к динамической точности устройства при измерени х .

Напр жени  (5) поступают нг вход ФИ 6, на выходе которого формируетс  последовательность импульсов L (фиг.), котора  поступает на вход ВБ 8 и на вход БУ 7. На выходах БУ 7 формируютс  последовательности импульсов L и LS, управл ющие работой В Б 8. На выходе ВБ 8 формируетс  код скорости ГМ,, как приращение угла поворота ротора ВТ 4 за измерительный инвертор интервал. Последовательность импульсов L поступает на счетный вход Сч 9 и управл ющий вход БП 10. На выходе Сч 9, соединенном с адресным входом БП 10, в двоичном коде формируетс  число, определ ющее адрес требуемой  чейки пам ти БП 10. Нулевым уровнем i-ro импульса последовательности LS код скорости с выхода ВБ 8 записываетс  в первую  чейку БП 10. Положительным фронтом i-ro импульса LS измен етс  число на выходе Сч 9 (происходит обращение к следующей  чейке пам ти БП 10) и на выход БП 10 выдаетс  содержимое второй  чейки пам ти, хран щей значение N И. Этим же фронтом измен етс  выходное состо ние В Б 8. Новое значение Мо I поступает на второй вход С 12, на первый вход которого поступает про- инвертированное значение кода с выхода БП 10. Таким образом, по окончании 1-го импульса LS на выходе С 12 формируетс  код ускорени .

Таким образом, проводитс  цифровое дифференцирование скоростного сигнала

0

Claims (1)

1. (получение первой разности) к моменту окончани  каждого из импульсов последовательности LS. При этом на дополнительном выходе измерител  выходе сумматора С 12 формируетс  код, пропорциональный ускорению контролируемого вала. Формула изобретени  Измеритель частоты вращени  вала по авт.св. №1673983,отличающийс  тем, что, с целью расширени  функциональных возможностей, в него введены последовательно соединенные второй счетчик, блок пам ти, блок инверторов, и сумматор, вход второго счетчика и управл ющий вход блока пам ти подсоединены к второму выходу блока управлени , входы данных блока пам ти и сумматора подключены к выходу вычислительного блока, а выход сумматора  вл етс  дополнительным выходом измерител .