SU1743001A1

SU1743001A1 - Преобразователь кода семисегментного индикатора в двоично-дес тичный код

Info

Publication number: SU1743001A1
Application number: SU904834393A
Authority: SU
Inventors: Гагик Агаджанович Арутюнян; Аршак Седракович Шахкамян; Паруйр Левонович Бабалянц; Арамаис Ванушевич Саргсян
Original assignee: Ереванский политехнический институт им.К.Маркса
Priority date: 1990-06-04
Filing date: 1990-06-04
Publication date: 1992-06-23

Abstract

Изобретение относитс к вычислительной технике. Его использование в преобразовател х кодов обеспечивает повышение надежности. Это достигаетс за счет уменьшени числа элементов и соединений. Преобразователь содержит 2 элемента НЕ 1, 2, элемент ИЛИ 3, элемент И 4, 4 элемента ИЛИ-НЕ 5, 6, 7, 11, 3 элемента И-НЕ 8, 9, 10. 2 ил.

Description

со

С

77

4 4 СО О О

Фце.1

Изобретение относитс к вычислительной технике и предназначено дл преобразовани кода семисегментного индикатора в двоично-дес тичный код.

Известен преобразователь кода семисегментного индикатора в двоично-дес тичный код, содержащий шесть входных шин, четыре выходные шины, четыре двухвходо- вых.элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, семь элементов 2И-НЕ и п ть элементов НЕ с соответствующими сй з ми между элементами .

Недостатком указанного преобразовател вл етс низка надежность, обусловленна большим числом базовых элементов и св зей между ними (не учитыва также то, что каждый двухвходовый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ содержит минимум три базовых элемента со своими св з ми.

Известен преобразователь кода семисегментного индикатора в двоично-дес тичный код, содержащий два элемента НЕ, п ть элементов 2И, один элемент ЗИ, два элемента ЗИЛИ-НЕ, два элемента 4ИЛИ- НЕ, один элемент 2ИЛИ, два элемента 4ИЛИ и один элемент 5ИЛИ.

Недостатком известного преобразовател вл етс низка надежность, обусловленна наличием промежуточного преобразовани кода семисегментного индикатора в дес тичный код, а также большого числа логических элементов и св зей между ними.

Цель изобретени - повышение надежности преобразовател .

Указанна цель достигаетс тем, что в преобразователь введены первый-третий элементы И-НЕ, первый вход первого элемента И-НЕ объединен с первым входом третьего элемента ИЛИ-НЕ и подключен к первому входу преобразовател , а второй, соединенный с четвертым входом четвертого элемента ИЛИ-НЕ, подключен к п тому входу преобразовател , выход четвертого элемента ИЛИ-НЕ вл етс четвертым выходом преобразовател , выход первЪго элемента И-НЕ соединен с первым входом второго элемента И-НЕ, второй вход которого вл етс шестым выходом преобразовател , а выход соединен с вторым входом третьего элемента И-НЕ, второй вход которого соединен с выходом второго элемента НЕ, выход третьего элемента И-НЕ вл етс третьим выходом преобразовател , выход первого элемента ИЛИ-НЕ подсоединен к второму входу второго элемента ИЛИ-НЕ, выход которого подключен к второму входу третьего элемента ИЛИ- НЕ, выход которого вл етс вторым выходом преобразовател , выход первого элемента НЕ соединен с первым входом элемента ИЛИ, второй вход которого подключен к четвертому входу преобразовател , а выход - к второму входу элемента И, выход которого вл етс первым выходом преобразовател .

На фиг.1 приведена принципиальна схема преобразовател ; на фиг.2 - обозначение сегментов семисегментного индикатора .

Преобразователь содержит элементы НЕ 1 и 2, 2ИЛИ 3, 2И 4, 2ИЛИ-НЕ 5-7, 2И-НЕ 8-10, 4ИЛИ-НЕ 11, входные шины

12-17, выходные шины 18-21.

Входные шины 12-17 соответствуют сегментам a, b, d, e, f и g семисегментного индикатора соответственно (фиг.2). Выходные шины 18-21 соответствуют двоично-дес тичному коду с весами разр дов 2°, 21, 22 и 2 соответственно.

Элементы 2ИЛИ 3 и 2И 4 формируют на шине 18 сигнал младшего разр да выходного кода (2°), описываемый выражением

(f+ а).

Элементы 2ИЛИ-НЕ 5-7 формируют на шине 19 сигнал второго разр да выходного кода (2 ), описываемый выражением

+ f + e + b.

Элементы 2И-НЕ 8-10 формируют на 35 шине 20 сигнал третьего разр да выходного кода (22), описываемый выражением

А2 b- d- (g -a).

Элемент 4ИЛИ-НЕ 11 формирует на 40 шине 21 сигнал старшего разр да выходного кода (2, описываемый выражением

A3 a + b + f + g.

Инверторы НЕ I и 2 обеспечивают инверсию сигналов входных шин 12 и 13, соответствующих сегментам а и b семисегментного индикатора.

При подаче на входные шины 12-17 сигналов кода семисегментного индикатора с общим анодом и сегментами а, Ь, с, d, e, f и - g, соответствующего цифрам от 0 до 9, на выходных шинах 18-21 по вл ютс сигналы двоично-дес тичного кода с весами разр дов 2,2, 2 , 23 соответствующих цифр.

Если код семисегментного индикатора предназначен дл управлени индикаторами с общим катодом, на входные шины устройства нужно подать инверсные сигналы.

Применение изобретени позвол ет повысить надежность преобразовател за счет уменьшени количества базовых элементов и уменьшени св зей между ними..

Claims

Формулаизобретени

Преобразователь кода семисегментно- го индикатора в двоично-дес тичный код, содержащий первый-четвертый элементы 1/1ЛИ-НЕ, первый и второй элементы НЕ, входы которых объединены соответственно с первым и вторым входами четвертого элемента ИЛИ-НЕ и вл ютс соответственно первым и вторым входами преобразовате- л , элемент ИЛИ и элемент И, первый вход которого объединен с первым входом первого элемента ИЛИ-НЕ и вл етс третьим входом преобразовател ,4выход второго элемента НЕ соединен с вторым входом первого элемента ИЛИ-НЕ, первый вход второго элемента ИЛИ-НЕ объединен с третьим входом четвертого элемента ИЛИ- НЕ и вл етс четвертым входом преобразовател , четвертый вход четвертого элемента ИЛИ-НЕ вл етс п тым входом преобразовател , отличающийс тем, что, с целью повышени надежности преобразовател , в него введены первый - третий элементы И-НЕ, первый вход первого элемента И-НЕ объединен с первым входом третьего элемента ИЛИ-НЕ и подключен к первому входу преобразовател , второй вход первого элемента И-НЕ подключен к п тому входу преобразовател , выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, второй вход которого вл етс шестым входом преобразовател , выход второго элемента И- НЕ соединен с первым входом третьего элемента И-НЕ, второй вход которого подключен к выходу второго элемента НЕ, выход первого элемента НЕ соединен с первым входом элемента ИЛИ, второй вход которого подключен к четвертому входу преобразовател , выход элемента ИЛИ соединен с вторым входом элемента И, выход которого вл етс первым выходом преобразовател , выход первого элемента ИЛИ- НЕ соединен с вторым входом второго элемента ИЛИ-НЕ, выход которого подключен к второму входу третьего элемента ИЛИ-НЕ, выход которого и выходы третьего элемента И-НЕ и четвертого элемента ИЛИ-НЕ вл ютс соответственно вторым - четвертым выходами преобразовател .

а

f Т Ъ

е jEfj с

а

Фиг. 2