SU1737775A1 - Мажоритарное устройство обработки аналоговой информации - Google Patents

Abstract

Мажоритарное устройство обработки аналоговой информации относитс  к автоматике и вычислительной технике и может быт«ь применено в автоматизированных системах контрол  и управлени  технологическими процессами, в информационных измерительных системах высокой надежности. Цель изобретени  - расширение области применени  устройства за счет обработки группы аналоговых сигналов. Выбор подключаемого аналогового входа осуществл етс  с помощью переключател . Момент подключени  аналогового входа и пор док обработки информации задаютс  управл ющим процессором. 10 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть применено в автоматизированных системах контрол  и управлени  технологическими процессами, информационных измерительных системах высокой надежности, системах числового программного управлени .

Цель изобретени  - расширение области применени  устройства за счет обработки группы однотипных аналоговых сигналов.

На фиг. 1 представлена схема устройства; на фиг. 2 - схема резервированного трехканального генератора; на фиг. 3 - схема блока мажоритарного выбора; на Фиг. 4 - схема блока мажоритарных интерфейсов; на фиг. 5 - алгоритм работы устройства в базисе засылок данных (информаци , адрес, команда ); на Фиг. 6 - блок запоминающих элементов; на Фиг.7 - схема коммутатора; на Фиг. 8 - схема канала контрол  из устройства мажоритарного выбора; на Фиг. 10 - временные диаграммы работы устройства мажоритарного выбора.

На Фиг. 1 обозначены коммутаторы 1-1 - 1-9, переключатель 2, аналого- цифровые преобразователи (АЦП) 3-1 - 3-3, мажоритарные элементы 4-1 - 4-6, резервированный трехканальный генератор 5, управл ющие процессоры 6-1 - 6-3, блок 7 мажоритарного выбора, блоки 8-1 - 8-3 запоминающих элементов , блоки 9-1 - 9-3 мажоритарных интерфейсов , шины 10-1 - 10-3 входов-выходов в систему, аналоговые входы ( 11 - 13, перва  - треть  магистрали М - М обмена информацией между процессорами 6, блоками запоминающих элементов и блоками 9 мажоритарных интерфейсов.

(Л

с

со

ч Ч

ч

ел

На фиг. 2 обозначены первый - третий выходы 14-1 - 14-3, канальные ге нераторы 15-1 - 15-3, содержащие кварцевый резонатор 16, резистор 17 обратной св зи, ключевой усилительный элемент 18, первый и второй инверторы 19 и 20 и разв зывающие резисторы 21 и 22,   также восстанавливающие органы 23-1 - 23-3, содержащие выходные ключевые усилительные элементы 24 - 26 и суммирующие резисторы 27 - 35.

На биг. 3 обозначены первый индикатор 36, первый - шестой 37-1 - 37-6 входы-выходы, второй индикатор 38, мажоритарные элементы 39 и 40, коммутаторы 41 и 42, блок 43 выделени  строба, каналы 44-1 - 44-3 контрол , мажоритарный элемент 45 и канальные приемопередатчики 46 - 48.

На Лиг. 4 обозначены элемент ИЛИ 49, триггер 50 запроса прерывани , шипы 51 второго выхода, вторые - четвертые входные шины 52 - 54, группы 55 (первый вход, первый выход системы ), первый групповой вход-выход 56, группы клапанов 57-59 соответственно первого - третьего входов от АЦП, элемент 60 последовательного интер- йейса, регистр 61 вывода Л1Щ, регистр 62 вывода в систему, регистр 63 ввода из системы, дешифратор 64 команд ввода, дешифратор 65 команд вывода, первый элемент И 66, канальные приемники 67 адреса, канальные приемопередатчики 68 информации и второй элемент И 69.

На фиг. 5 введены следующие обозначени  дл  функциональных узлов и условных вершин граф-схемы алгоритма:

70- переключатель в положении Основна  часть технологического оборудовани  ;

71- переключатель в положении Запасна  ветвь технологического оборудовани  }

72- засыпка аналогового параметра в Л1Щ (3-1 - 3-3) через коммутаторы некоммутируемой части (1-1, 1-4

и 1-7) и коммутаторы основной ветви (1-2, 1-5 и 1-8);

73- засыпка аналогового параметра в АЦП (3-1 - 3-3) через коммутаторы некрммутируемой части (1-1, 1-4 и 1-7) и коммутаторы запасной ветви (1-3, 1-6 и 1-9)i

74- засылка из процессора (6-1 - 6-3) через устройство 7 мажоритарного выбора сигналов, магистраль (М - Мэ) блок мажоритарных интерфейсов (9-1

5

9-3), мажоритарные элементы (4-1 - 4-3) команды Запуск А1Щ и адреса коммутаторов ,

75- засыпка результатов преобра- зовани  первого АЦП 3-1 из первого , регистра блоков 9-1 - 9-3 мажоритарных интерфейсов в процессоры 6-1 - 6-3 через магистрали Мц - М и блок 7 мажоритарного выбораJ

76- засылка результатов преобразовани  второго АЦП 3-2 из второго регистра блоков 9-1 - 9-3 мажоритарных интерфейсов в процессоры 6-1 с 6-3 через магистрали И - Н3 и устройство 7 мажоритарного выбора;

77- засылка результатов преобразовани  третьего АЦП 3-3 из третьего регистра блоков 9-1 - 9-3 мажоритарных интерфейсов в процессоры 6-1 - 6-3 через магистрали И 4 - И о и устройство 7 мажоритарного выбора;

73 - фильтраци  по отсчету и предыстории , вычисление;

79 - засылка результатов фильтрации выборки ординат из процессров 6-1 - 6-3 в блоки 8-1 - 8-3 запоминающих элементов через магистрали М и устройство 7 мажоритарного выбора по пр мому доступу

00 - имеетс  ли сигнал требовани  прерывани  из системы ;

81- засылка сигналов команды Выдать в систему и адреса параметра

в бпоки 9-1 - 9-3 мажоритарных интерфейсов , засылка команды и адреса из блоков 9-1 - 9-3 мажоритарных интерфейсов в процессоры 6-1 - 6-3 через магистрали 1Ц - блок 7 мажоритарного выбора}

82- засылка величины параметра из блоков 8-1 - 8-3 запоминающих элементов через магистрали II - И в блоки 9-1 - 9-3 мажоритарных интерфейсов, засылка параметра из блоков 9-1 - 9-3

5 мажоритарных интерфейсов, в систему через устройство 7 мажоритарного выбора и входы-выходы 14-1 - 14-3 в систему;

83- имеетс  ли сигнал конца передачи сообщени  в систему ;

84- имеетс  ли сигнал конца работы устройства.

На фиг. 6 приведен пример реализации блока запоминающего устройства, где обозначены двунаправленные шины 85 входа-выхода, блок 86 сопр жени  с шиной, регистр 87 режима, регистр 88 данных, регистр 89 адреса и накопитель 90 ОЗУ.I

0

S

0

0

5

Коммутатор (фиг. 7) содержит дешифратор 91 адреса коммутатора и набор аналоговых ключей 92-1 - 92-п.

На фиг. 8 обозначены коммутаторы 93 - 95, инвертор 96, элемент ИЛИ 97, коммутатор 98 и элементы ИЛИ 99 и

100,на фиг. 9 - первый элемент И.

101,первый элемент 102 задержки, второй элемент И 103, элемент ИЛИ 104, второй элемент 105 задержки, третий элемент И 106, элемент ИЛИ 107

и триггеры 108-111.

Перед началом работы аналоговые сигналы с датчиков выставлены и поступают на входные шины 11 - 13. Переключатель 2 установлен в положение, которое указывает, с какой ветвью технологического оборудовани  работает вс  система. В случае работы с основной ветвью на первом выходе переключател  2 имеетс  потенциал логической единицы.

Производитс  режим начальной установки по инициативе от системы. По сигналу начальной установки обнул ютс  8-1 - 8-3 блоки запоминающих элементов и оперативна  пам ть процессоров 6-1 - 6-3, а также элементы пам ти в блоках 9-1 - 9-3 мажоритарных интерфейсов.

После начальной установки устройство готово к работе по программе.

Устройство работает следующим образом .

Программа работы всего устройства синхронно разворачиваетс  процессорами 6-1 - 6-3. Помимо одновременности запуска, синхронность работы процессоров обеспечиваетс  работой резервированного трехканального генерато- ра 5.

Синхронизаци  работы генераторов обеспечиваетс  синхронизующими св з ми через разв зывающие резисторы 21-1 - 21-3 и 22-1 - 22-3. Синхрони- зированные сигналы генераторов через ключевые усилительные элементы 18-1 - 18-3 подаютс  на восстанавливающие органы 23-1 - 23-3 с трем  выходами,  вл ющимис  выходами резервированных трехканальных генераторов 14-1 - 14-3.

Процессоры 6-1 - 6-3 синхронно пересылают дл  коммутаторов 1-1-1-9 адрес аналогового параметра и команду Запуск АЦП. Адрес и команда передаютс  через устройство 7 мажоритарного выбора сигналов, магистрали

5

0

5

Q

5 0

5 0

,

0

М - И в блоки 9-1 - 9-3 мажоритарных интерфейсов.

Блок 7 мажоритарного выбора (фиг. 3) включает в свой состав первую - третью группы входных-выходных шин 37-1 - 37-3 дл  св зи с активным абонентом (процессорами), четвертую - шестую группы входных-выходных шин 37-4 - 37-6 дл  св зи с пассивным абонентом (блоками интерфейса). ч

Инициатором обмена  вл ютс  активные абоненты. На них выставл етс  информаци  по шинам 37-1 - 37-3, в случае режима ввода в пассивные абоненты на пинах строба сопровождени  информации , подключенных к входу каналов контрол ,выставл етс  г единичный потенциал , который, пройд  р д элементов канала, оказываетс  на его выходе . Сигналы стробов с трех каналов контрол  через элемент 40 поступают в блок 43 выделени  строба.

На шинах режима, соединенных с входами мажоритарного элемента 39, выставлен нулевой потенциал. На выходе элемента 39 также присутствует нулевой потенциал, который подготавливает коммутаторы 41 и 42 и р д ментов каналов 44-1 - 44-3 контрол  дл  переключени  на выход информации с первых входов, канальные приемопередатчики 47-49 подготовлены дл  пропуска информации со стороны входов в сторону входа-выхода (шины 37-4 - 37-6).

Сигнал информации при исправности процессов 6-1 - 6-3 проходит через коммутаторы 93 всех каналов контрол  на коммутаторы 94 по первому входу. С выхода коммутатора 94 информаци  поступает на третьи входы компаратора 98 и на первый вход коммутатора 95 соответствующего канала контрол , на первые и вторые входы соответствующих элементов ИЛИ 97 других каналов контрол , а также через входы 4 собственного канала контрол  приход т сигналы информации из других каналов контрол .

Сигналы стробов сопровождени  информации , пройд  на вход мажоритарного элемента 40, с его выхода поступают через блок 43 выделени  строба на элемент И 101. Так как триггер 108 в исходном состо нии имеет высокий потенциал на инверсном выходе, то сигнал с выхода элементов И 101 после задержки на элементе 102 задержки

выставл ет высокий потенциал на выходе элемента 102. Триггер 108 остаетс  в состо нии О в любом случае, т.е. если сигнал с элемента И 101 перекинет его в состо ние 1, то после элемента ИЛИ 104, элемента 105 задержки и элемента ИЛИ 107 вновь установитс  состо ние О в триггере 108. Через элемент 105 задержки формируетс  выходной синхронизирующий сигнал в блоке 43, проход щий через коммутатор 42, сигнал управлени  на котором от элемента 39 позвол ет пропустить на выход входную информацию по первому входу.

Сигналы информации при исправности всех активных абонентов, приход щие на первые входы каналов 44 контрол , проход т через них, контролиру  на наличие соответствующего строба из блока 43 выделени  строба, и выход т по четвертому выходу каналов 44 контрол . После выхода из каналов контрол  сигналы поступают на мажоритарный элемент 45 совместно с сигналами из других каналов. С выхода мажоритарного элемента 45 сигналы подаютс  на вход канальных приемопередатчиков 46 - 48 дл  передачи пассивным абонентам . В случае отсутстви  какого- либо сигнала информации или рассогласовани  во времени больше допустимого срабатывает индикатор 38, в случае попадани  сигнала строба сопровождени  или сигнала режима срабатывает индикатор 36.

Через блоки мажоритарных интерфейсов передаетс  адрес коммутатора и команда Запуск АЦП. В блоке 9 мажоритарного интерфейса (фиг. 4) адрес попадает в канальные приемники 67 адреса, откуда, расшифровавгаись, кла- панирует элементы 68, 69 и 49, информаци  (адрес коммутатора, команда Запуск А1Щ) - в канальные приемопередатчики 68 информации, признак режима (команда Вывод по отношению к процессору) - в элемент И 49.

Адрес коммутатора и команда Запуск АЦП по шине 51 из блоков 9-1 - 9-3 мажоритарных интерфейсов поступают на мажоритарные схемы 4-1 - 4-3.

С выхода мажоритарных элементов 4-1 - 4-3 адрес коммутатора поступает на коммутаторы 1-1 - 1-9, а команда - на ЛИП 3-1 - 3-3. Коммутаторы построены так, что принимают определенную группу разр дов адреса. Коммутаторы 1-2, 1-5 и 1-8 откликаютс 

5

5

на свои адреса только тогда, когда переключатель 2 установлен в такое положение, при котором на его первом выходе установлен высокий потенциал, а коммутаторы 1-3, 1-6 и 1-9 - при высоком потенциале на втором выходе переключател , т.е. в коммутаторах (йиг. 7) стробируетс  дешифратор 91. Таким образом осуществл етс  анализ работы с основной или запасной ветв ми технологического оборудовани  (условные вершины 70 и 71 алгоритма на фиг. 5).

После получени  адреса коммутатором , к которому подключен аналоговый датчик, опрашиваемый в данный момент, аналоговый сигнал с этого датчика получает возможность прохождени  на АЦП 3-1 - 3-3 через соответствующие коммутаторы.

После преобразовани  на АЦП 3-1 - 3-3 сигнал в цифровой форме записываетс  одновременно в три блока 9-1 - 9-3 мажоритарных интерЛенсов последовательно следующим образом.

Из АЦП 3-1 информаци  заноситс  через клапаны 57 всех блоков 9-1 - .9-3 интербейсов и через приемопередатчики 68 в процессоры 6-1 - 6-3, из АЦП 3-2 информаци  заноситс  через клапаны 58 всех блоков 9-1 - 9-3 и через их приемопередатчики 68 в процессоры 6-1 - 6-3, из АЦП 3-3 информаци  заноситс  через клапаны 59 всех блоков 9-1 - 9-3 и через их приемопередатчики 68 в процессоры 6-1 - 6-3.

АЦП 3-1 - 3-3 имеют в своем составе выходной регистр результата, поэтому результат преобразовани  вы- 0 ставл етс  через врем  1п. после команды Запуск АЦП и стирает старое значение результата преобразовани .

Программа обработки информации в процессорах 6-1 - 6-3 построена та- 5 ким образом, что она учитывает врем  преобразовани  инбормации на преобразовател х 3, дава  возможность достоверного интегрального измерени  параметра , чтобы случайное кратковременное отклонение величины параметра (всплеск) не было заАиксировано.

Передача информации из АЦП происходит следующим образом.

Процессоры 6-1 - 6-3 подают коман- 5 ду на ввод результата преобразовани  АЦП 3-1, котора  поступает параллельно с адресом группы клапанов 57. Адрес группы клапанов 57 с выхода дешифратора 64 открывает клапаны 57 и .,

0

5

0

инАормаци  с его выхода проходит через приемопередатчики 68, магистрали Н 4 - Mj на блок 7 мажоритарного выбора .

В режиме приема информации в активные абоненты (процессоры 6-1-6-3) от пассивных (блоки 9-1 - 9-3 мажоритарных интерфейсов) процессоры синхронно выставл ют на шинах сигналы признака ввода, поступающие на мажоритарный элемент 39 блока 7 (фиг.З). По этим сигналам срабатывает мажоритарный элемент 39, который своим высоким единичным потенциалом подготавливает переключатели 46 - 48 по управл ющим входам к переключению на прием информации с шин 37-4 - 37-6 и передачу ее в каналы 44-1 - 44-3 контрол  по входам 8, а также переключает коммутаторы 41 и 42 дл  приема информации соответственно с второго и первого их входов на выход.

Временные диаграммы обменов через блок 7 приведены на фиг. 10.

Ввод информации из ЛЦП 3-2 и 3-3 (функциональные вершины 76 и 77 графа ) организуетс  аналогично, измен ютс  только адреса клапанных групп, они означают соответственно клапаны 58 и 59.

После ввода информации из ЛЦП 3-3 в процессорах 6-1 - 6-3 организуетс  программа фильтрации прин тых сигналов по отсчету и предыстории (функциональна  вершина 78 граф-схемы алгоритма на Лиг. 5).

Вычисленна  величина параметра записываетс  в буферную пам ть в том случае, если нет сигналов требовани  прерываний (Р ТПР) из системы, поступающих в процессоры из системы через блоки 9-1 - 9-3 мажоритарных интер- Лейсов с триггера 50 запроса прерываний .

В зависимости от положени  переключател  2 параметр дл  коммутируемых параметров с основной и запасной ветвей технологического оборудовани  записываетс  в ту или иную зону пам ти (второй выход переключател   вл етс  разр дом адреса блоков 8-1 - 8-3 запоминающих элементов и может принимать значение логического нул  или единицы.

После записи измерений в пам ть и отсутствии сигнала конца работы устройства производ тс  измерени  следующего параметра.

0

В случае запроса со стороны системы по инициативе оператора или по инициативе других устройств системы в устройство обработки аналоговой информации через мажоритарные элементы 4-4 - 4-6 поступает команда с требованием передать в систему параметры по соответствующему адресу (условна  вершина 80 в граф-схеме алгоритма на фиг. 5).

Организуетс  засылка сигналов команды Выдать в систему и адреса параметра через элементы 4-4 - 4-6 в , блоки 9-1 - 9-3 мажоритарных интерфейсов (функциональна  вершина 81). По этим сигналам под управлением процессоров 6-1 - 6-3 организуетс  передача через магистрали }{i - М параметров по адресу из блоков 8 запоминающих элементов в блоки 9 мажоритарных интербейсов (функциональна  вершина 02).

Передача информации заканчиваетс  выставлением процессорами 6 сигнала Конец передачи. После конца передачи процессор вновь возвращаетс  к приему аналоговых величин от датчиков .

0

5

С

5

0

5

0

5

Claims (1)

1. Формула изобретени 

   Мажоритарное устройство обработки аналоговой информации, содержащее первый - третий управл ющие процессоры , блок мажоритарного выбора, блок коммутаторов, первый - третий блоки мажоритарного интерфейса, первые .. группы инйормационных входов/выходов которых соединены с первой группой входов/выходов блока мажоритарного выбора, отличающеес  тем, что, с целью расширени  области применени  устройства за счет обработки группы однотипных аналоговых сигналов, в него введены первый - LiecToi i мажоритарные элементы, первьш - третий аналого-цифровые преобразователи , переключатель, первый - третий блоки запоминающих элементов, резервированный трехканальный тактовый генератор , а блок коммутаторов содержит первый - дев тый коммутаторы, причем выходы трехканалыГЬго тактового генератора соединены с входами синхронизации управл ющих процессоров, информационные входы-выходы которых подключены к второй группе входов-выходов мажоритарного блока, перва  группа входов-выходов которого подключена

   к группе входов-выходов первого - третьего блоков запоминающих элементов, старший разр д входа адреса которых соединен с первым выходом переключател , перва  группа аналоговых входов устройства подключена к информационным входам первого, четвертого и шестого коммутаторов, стробирующие входи которых подключены к входу разрешени  устройства, втора  и треть  группы аналоговых входов устройства подключены к информационным входам второго, п того и восьмого и третьего , иестого н дев того коммутаторов соответственно, страбнрующие входы которых соединены с вторым и первым входами переключател  соответственно, адресные входы первого - третьего, четвертого - шестого и седьмого - дев того коммутаторов подключены к выходам первого - третьего мажоритарных элементов соответственно, а выходы - к информационным входам первого - третьего аналого-цифровых преобразователей соответственно, стробирующие входы которых подключены к выходам соответственно первого - третьего мажоритарных элементов, первые - третьи входы которых подключены к информационным выходам одноименных блоков мажоритарных интерфейсов, первый - Ф третий информационные входы которых соединены с выходами первого - третьего аналого-циЛровых преобразователей соответственно, а входы запроса первого - третьего блоков мажоритарных интерфейсор подключены к выходам четвертого - шестого мажоритарных элементов , первый - третий входы каждого нэ которых  вл ютс  первым - третьим входами запроса устройства соответственно, а одноименные выходы ответа устройства подключены к выходам ответа первого - третьего мажоритарных интерфейсов соответственно.

   5

   ы

   f

   OJ

   t-J

   -4

   S

   s

   SULtL

   ФигЛ

   BxodZ ( (Адресов

   ВхоЗЗ

   (Строба)

   Фиг. 7

   4°101

   106

   107

   L

   Фиг. в

   $

   Ъ

   103

   -

   №

   хГП

   SF

   2

   1

   fftf

   о

   ///

   Фиг. 9

   Вх.-8ых. инф. ff-t-6-З

   CmpoS(Ki) 37-1 - 37-3

   Вых. синхр. 37-1-37-3

   Ре кип к,Р

   8хг$ш. инф. J7-4 - 37-6$

   tmpob (К3) 37-4-Я-6

   Режин (к,р) 37-b-37-S

   вш. синхр. J7-4-J7-0