SU1728868A1 - След щий стохастический интегратор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве одного из основных узлов в стохастических вычислительных машинах, а также в системах анализа случайных процессе. Интегратор содержит блок 1 несовпадений, генератор 2 случайных чисел, реверсивный счетчик 3, блок 4 сравнени , элемент И 5, счетчик 6, элемент И 7. Устройство позвол ет проводить стохастическое интегрирование с отслеживанием веро тности единиц входной случайной двоичной последовательности и может использоватьс  как измеритель веро тности. Врем  выхода в рабочую точку равно 2 (С- разр дность счетчиков ). Этим достигаетс  цель изобретени  - уменьшение аппаратных затрат. 2 ил., 1 табл.

Description

(Л

С

/W

vj ю

00 00 ON 00

Изобретение относитс  к вычислительной технике и может быть использовано в качестве одного из основных узлов в стохастических вычислительных машинах, а также в системах анализа случайных процессов.

Цель изобретени  - уменьшение аппаратурных затрат.

На фиг. 1 изображена структурна  схема след щего стохастического интегратора; на фиг.2 -структурна  схема блока несовпадений .

След щий стохастический интегратор содержит блок 1 несовпадений, генератор 2 случайных чисел, реверсивный счетчик 3, блок 4 сравнени , первый элемент И 5, счетчик 6, второй элемент И 7.

Блок несовпадений (фиг.2) содержит .элемент НЕ 8, первый элемент И 9, элемент ИЛИ-НЕ 10, второй 11 и третий 12 элементы И.

Сущность изобретени  заключаетс  в выводе ел ед щего стохастического интегратора в рабочую точку с использованием только суммирующего режима реверсивного счетчика (режим подсчета количества единиц входной последовательности), после чего интегратор работает как обычно, в режиме отслеживани  по младшему разр ду реверсивного счетчика. Перевод устройства в рабочий режим отслеживани  осуществл етс  через 2 тактов подачи входной случайной последовательности (Ј- число разр дов реверсивного счетчика).

Таким образом,после 2 тактов содержимое счетчика п1 точно соответствует значению частоты q единиц входной последовательности на ее участке длиной п 2, а именно:

-2f«p-21 , где п - содержимое реверсивного счетчика;

р - веро тность единиц входной последовательности .

Интегратор работает следующим образом .

Перед началом работы производитс  начальна  установка интегратора подачей на его вход начальной установки импульса положительной пол рности. При этом счетчик 6 и реверсивный счетчик 3 обнул ютс . На информационный вход интегратора поступает случайна  двоична  последовательность, тактируема  положительными импульсами, подаваемыми .на тактовый вход интегратора.

Режимы работы блока 1 несовпадений представлены в таблице.

Таким образом, на суммирующий вход реверсивного счетчика 3 поступит тактовый импульс, если на первый вход блока 1 (т.е. на информационный вход интегратора) подана 1, а на второй - О. На вычитающий вход импульс поступит в противоположном

случае. При равенстве логических сигналов на входах блока 1 содержимое реверсивного счетчика 3 не измен етс .

В качестве реверсивного счетчика 3 и

суммирующего счетчика 6 выбираютс  двоичные счетчики одинаковой разр дности. До тех пор, пока содержимое счетчика б (подсчитывающего число тактов) будет меньше 2 , на его выходе переполнени  будет поддерживатьс  единичный уровень. Логическа  единица с выхода переполнени  суммирующего счетчика 6 поступает на первый вход элемента И 5, разреша  прохождение тактовых импульсов на счетный

вход счетчика 6, а также поступает на инверсный вход элемента И 7, формиру  на его выходе сигнал логического нул , который поступает на второй вход блока 1.

Таким образом, в течение первых 2 тактов работы интегратора реверсивный счетчик 3 работает в режиме подсчета единиц входной случайной последовательности. После 2 тактов содержимое реверсивного счетчика 3 равно п, где п 2 q (q - частота

единиц входной последовательности на первых 2 тактах).

-$

Таким образом, вывод интегратора в ра- бочую точку производитс  за первые 2 тактов , а содержимое реверсивного счетчика 3 увеличиваетс  по линейному закону. По прошествии 2 тактов счетчик 6 переполн 

етс , на его выходе переполнени  формируетс  логический нуль, запрещающий дальнейшее суммирование блокированием элемента И 5 и перевод щий элемент И 7 по инверсному входу в режим открытого ключа. Логический сигнал с выхода блока 4 сравнени  поступает на второй вход блока 1 и интегратор работает в обычном режиме отслеживани . При этом на его выходе формируетс  случайна  последовательность P(z) с веро тностным распределением единиц,

аналогичным распределению единиц входной последовательности Р(х).

По прошествии 2 тактов в каждый последующий такт подачи входной последова- тельности содержимое реверсивного

счетчика 3 соответствует значению веро тности Р(х) единиц входной последовательности:

п Т Р.

Claims (1)

1. Формула изобретени 

   След щий стохастический интегратор,

   содержащий генератор случайных чисел,

   блок сравнени /реверсивный счетчик,

   счетчик и блок несовпадений, первый информационный вход которого  вл етс  информационным входом интегратора, причем выход генератора случайных чисел подключен к первому информационному входу блока сравнени , второй информационный вход которого соединен с разр дным выходом реверсивного счетчика, входы сброса счетчика и реверсивного счетчика подключены к установочному входу интегратора , отличающийс  тем, что, с целью уменьшени  аппаратурных затрат, в него введены два элемента И, причем выход переполнени  счетчика соединен с первыми входами первого и второго элементов И,

   0

   5

   тактовый вход интегратора соединен с тактовым входом блока несовпадений и вторым входом первого элемента И, выход которого подключен к счетному входу счетчика , первый и второй выходы блока несовпадений подключены соответственно к суммирующему и к вычитающему входам реверсивного счетчика, выход Равно блока сравнени  соединен с вторым входом второго элемента И, выход которого соединен с вторым информационным входом блока несовпадений, выход второго элемента И  вл етс  выходом интегратора .

   Тахт