SU1713101A1 - Двоичный счетчик - Google Patents
Двоичный счетчик Download PDFInfo
- Publication number
- SU1713101A1 SU1713101A1 SU904842392A SU4842392A SU1713101A1 SU 1713101 A1 SU1713101 A1 SU 1713101A1 SU 904842392 A SU904842392 A SU 904842392A SU 4842392 A SU4842392 A SU 4842392A SU 1713101 A1 SU1713101 A1 SU 1713101A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- shaper
- inputs
- counter
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной и 'вычислительной технике и может быть использовано при построении счетчиков в системах слежени , регистрации событий, цифровой обработки данных. Цель изобретени - повышение быстродействи . Счет- 'чик содержит четырехразр дный двоичный счетчик 1 и (п-4) чеек, кажда из которых состоит из счетного триггера 3 и формировател 4. формирователь нечетных чеек выполнен на элементах И-НЕ и ИЛИ-НЕ. а формирователь четных чеек - на двух зле- ментах ИЛИ-НЕ и инверторе. Счетчик обладает повышенным быстродействием за счет подключени первых входов формирователей всех чеек к выходу переполнени четырехразр дного двоичного счетчика. 3 -ил.O'ff'l\^e>&feCPUf.l^ со о
Description
Изобретение относитс к импульсной и вы ислительной технике и может использоватьс при построении счетчиков в системах слежени , регистрации событий, цифровой обработки данных.
Известен двоичный счетчик, содержащий инвертор и п разр дов, каждый из которых состоит из счетного триггера и формировател .
Недостаток известного устройства низкое быстродействие.
Наиболее близким к предлагаемому решению по технической сущности вл етс двоичный п-разр дный счетчик, содержащий четырехразр дный счетчик и (п-4) чейки , кажда из которых состоит из счетного триггера и формировател .
Недостаток - низкое быстродействие.
Цель изобретени - повышение быстродействи .
Поставленна цель достигаетс тем, что в двоичном счетчике, содержащем четырехразр дный двоичный счетчик и (п-4) чеек, кажда из которых состоит из счетного триггера и формировател , причем счетный вход четырехразр дного счетчика подключен к шине входного счетного сигнала , а выходы считывани его и пр мые выходу триггеров чеек подключены к соответствующим выходам считывани устройства , формирователь каждого нечетного разр да, начина с п того, содержит элементы И-НЕ и ИЛИ-НЕ, входы элемента И-НЕ вл ютс первым и вторым входами формировател , а его выход - первым выходом формировател , первый вход элемента ИЛИ-НЕ соединен с выходом элемента И-НЕ, второй вход вл етс третьим входом формировател , а выход его - вторым выходом формировател , формирователь каждого четного разр да начина с шестого, содержит два элемента ИЛИ-НЕ и инвертор, входы первого элемента ИЛИ-НЕ вл ют.с первым и вторым входами формировател , а выход его вл етс первым выходом формировател и через инвертор подключен к первому входу второго элеплента ИЛИ-НЕ, второй вход которого вд етс третьим входом формировател , а выход - вторым выходом формировател , счетный вход триггера п того разр да соединен с выходом переполнени четырехразр дного счетчика, а первый вход формировател п того разр да подключен к пр мому выходу триггера п того разр да, счетный вход триггера каждого разр да, начина с шестого подключенк второму выходу формировател предыдущего разр да1 пёрвь й и второй входы формирователей, четных разр дов.
начина с шестого, подключены соответственно к инверсному выходу триггера данного разр да и пер&ому выходу формировател предыдущего разр да, первый и
второй входы формирователей нечетных разр дов, начина с седьмого, подключены соответственно к пр мому выходу триггера данного разр да и первому выходу формировател предыдущего разр да,
0 первый и второй выходы формировател последнего п-го разр да подключены к первой и второй шинам расширени устройства соответственно, введены инвертор и новые конструктивные св зи, вход
5 инвертора подключен к выходу переполнени четырехразр дного счетчика, а выхрд его - к третьим входам формирователей всех разр дов, начина с п того, второй вход формировател п того разр да соеди0 йен с источником Лог.1.
Известно использование инверторов в счетчиках. Однако использование инвертора в даннам счетчике позвол ет достичь эффекта , выраженного целью изобретени .
5 На фиг.1 изображен двоичный счетчик, схемам на фиг.2 и 3 - формирователи нечетного и четного разр дов, схемы.
Схема двоичного счетчика (фиг. 1) содержит четырехразр дный счетчик 1, (п-4) чеек 2|, I 5,... п, кажда из которых включает в себ счетный триггер 3 и формирователь 4, инвертор 5, счетный вход С четырехразр дного счетчика 1 подключен к шине б входного счетного сигнала, выходы считывани счетчика 1 и пр мые выходы триггеров 3 чеек соединены с шинами 7j, 1,... п, считывани устройства,-входы формировател 4 чейки 25 подключены соответственно: первый - к пр мому-выходу триггера
0 3 чейки 25, а второй - к источнику Лог.1, счетный вход триггера 3 чейки 25 соединен с входом инвертора 5 и выходом переполнени счетчика 1, первый и второй входы формирователей 4 четных разр дов,
5 начина с 2б, подключены соответственно к инверсному выходу триггера 3 данного разр да и первому выходу формировател 4 предыдущего разр да, первый и второй входы формирователей 4 нечетных разр дов, начина с 2, подключены соответственно к пр мому выходу триггера 3 данного разр да и первому выходу формировател 4 предыдущего разр да, третьи входы формирователей 4 всех разр дов подключены к выходу инвертора 5, счетные входы триггеров 3 сех разр дов, начина с 2б, соединены с вторыми входами формирователей 4 предыдущих разр дов, выходы формировател 4 чейки 2п соединены с шинами 8 и 9 расширени устройства. Схе ма формировател 4 нечетного разр да : (фиг. 2) включает элементы И-Н Е 10 и ИЛИНЕ 11. Входы элемента И-НЕ 10 вл ютс первым 12 и вторым 13 входами формировател , первый вход элемента ИЛИ-НЕ 11 соединен с выходом элемента И-НЕ 10, а второй вход вл етс третьим входом 14 формиров ел . выходы элементов И-НЕ 10 вл ютс первым 15 и вторым 16 выходами формировател . Схема формировател 4 четного разр да (фйг.З) включает элементы ИЛИ-НЕ 17 и 18и инвертор 19, входы элемента ИЛИ-НЕ 17 вл ютс первым 20 и вторым 21 входами формировател , а выход его через инвертор 19подключен к первому выходу элемента ИЛИ-НЕ 18, второй вход которого вл етс третьиг входом 22 формировател , выходы элементов ИЛИ-НЕ 17 и 18 в/ ютс соответственно первым 23 и вторым 24 выходами формировател . Счетчик работает следующим образом. На вход шины 6 поступают счетные сигналы Со с выходов 7|, I 1, ,.. h, снимаютс состо ни разр дов счетчика Qi. Первые четыре разр да счетчика представл ют собой четырехразр дный счетчик 1 произвольной организации, р)еализующий также функцию переполнени F Co -Qi -02 Q3 -04. (1) Сигнал с выхода F счетчика 1 вл етс счет . ным дл триггера 3 чейки 25. Счетные сигналы дл триггера 3 некоторого т-го разр да, начина с шестого 2б, формируютс сигналом С выхода переполнени F при наличии разрешающего услови , определ емого состо ни ми предыдущих разр дов счетчика Qi, I 1,... т-1. Предлагаемый счетчик имеет большее быстродействие по сравнению с прототипом благодар тому, что второй вход формировател 4 чейки 25 подключен к ИСТОЧНИКУ Лог.1. В прототипе этот вход пЬдключен к первому выходу расширени четырехразр дного счетчика, функци которого идентична формуле (1), и значение Лог.1 на нем по вл етс только при переполнении четырехразр дного счетчика. В остальное врем на нем держитс уровень Лог.О, который блокирует элемент И-НЕ формировател 4 чейки 2$, а с ним вместе и всю цепочку элементов ИНЕ/ИЛИ-НЕ , формирующую услови разрешени переключени триггеров 3 всех разр дов, начина с шестого. Таким образом, в прототипе услови разрешени переключени разр дов счетчика , начина с шестого, формируютс только после переполнени четь(рехраз|) дного счетчика, в то врем как в предлагаемом устройстве эти услови формируютс одновременно с заполнением четырёхраз. р дного счетчика. Поэтому задержка формировани счетного сигнала триггера чеек 2б-2п предлагаемого устройства определ етс последовательно включенными инвертором 5 и двухвходовым элементом ИЛИ-НЕ, а в прототипе сюда же добавл етс задержка переключени цепочки двухвходовых элементов И-НЕ/ИЛ И-НЕ, т.е. быстродействие прототипа ниже. Следова .тельно, цель изобретени достигнута. Формул а изо б рете н и Двоичный счетчик, содержащий четырехразр дчый двоичный счетчик и (п-4) чеек , кажда из которых состоит из счетного триггера и формировател , причем счетный вход четырехразр дного счетчика подключен к шине входного счетного сигнала, а выходы считывани его и пр мые выходы триггеров чеек подключены к соответствующим выходам считывани устройства, , формирователь каждого нечетного разр да , начина с п того, содержит элементы И-НЕ и ИЛИ-НЕ, входы элемента И-НЕ вл ютс первым и вторым входами формировател , а его выход-первым выходом формировател , первый вход элемента ИЛИ-НЕ соединен с выходом элемента ИНЕ , второй вход вл етс третьим входом формировател , а выход его - вторым выходом формировател , форм1 роватедь каждого четного разр да, начина с Шестого , содержит два элемента ИЛИ-НЕ и инвертор, входы первого элемента ИЛИ-НЕ вл ютс первым и вторым входами формировател , а выход его вл етс первым выходом формировател и через инвертор подключен к первому входу второго элемента ИЛИ-НЕ, второй вход которого вл етс третьим входом формировател , а выход .вторым выходом формировател , счетный вход триггера п того разр да соединен с выходом переполнени четьфехразр дного счетчика, а первый вход формировател п того разр да подключен к пр мому выходу триггера п того разр да, счетный вход триггера каждого разр да, начина с шестого, подключен к второму выходу формировател предыдущего разр да, первый и второй входы формирователей четных разр дов, начина с шестого, подключены соответственно к инверсному выходу триггера данного разр да и первому выходу формировател предыдущего разр да, первый и второй входы формирователей нечетных разр дов, начина с седьмого, подключены соответственно к пр мому выходу триггера данного разр да и первому
выходу формировател предыдущего разр да , первый и второй выходы формировател последнего п-го разр да подключены к первой и второй шинам расширени устройства соответственно, отличающийс тем, что, с целью повышени быстродействи устройства , введеиы инвертор и новые конструктивные св зи, вход инвертора подключен к выходу переполнени четырехразр дного счетчика, а выход его - к третьим входам формирователей всех разр дов. Начина с п того, второй вход формировател п того разр да соединен источником логической 1..
№
teJ
Claims (1)
- Формула изобретенияДвоичный счетчик, содержащий четырехразрядный двоичный счетчик и (п-4) ячеек, каждая из которых состоит из счетного триггера и формирователя, причем счетный вход четырехразрядного счетчика подключен к шине входного счетного сигнала, а выходы считывания его и прямые выходы триггеров ячеек подключены к соответствующим выходам считывания устройства, , формирователь каждого нечетного разря25 да, начиная с пятого, содержит элементы И-НЕ и ИЛИ-НЕ, входы элемента И-НЕ являются первым и вторым входами формирователя, а его выход - первым выходом формирователя, первый вход элемента ИЛИ-НЕ соединен с выходом элемента ΜΗ Е, второй вход является третьим входом формирователя, а выход его - вторым выходом формирователя, формирователь каждого четного разряда, начиная с Шестого, содержит два элемента ИЛИ-НЕ и инвертор, входы первого элемента ИЛИ-НЕ являются первым и вторым входами формирователя, а выход его является первым выходом формирователя и через инвертор подключен к первому входу второго элемента ИЛИ-НЕ, второй вход которого является третьим входом формирователя, а выход вторым выходом формирователя, счетный вход триггера пятого разряда соединен с выходом переполнения четырехразрядного счетчика, а первый вход формирователя пятого разряда подключен к прямому выходу триггера пятого разряда, счетный вход триггера каждого разряда, начиная с шестого, подключен к второму выходу формирователя предыдущего разряда, первый и второй входы формирователей четных разрядов, начиная с шестого, подключены соответственно к инверсному выходу триггера данного разряда и первому выходу формирователя предыдущего разряда, первый и второй входы формирователей нечетных разрядов, начиная с седьмого, подключены соответственно к прямому выходу триггера данного разряда и первому выходу формирователя предыдущего разряда, первый и второй выходы формирователя последнего η-го разряда подключены к первой и второй шинам расширения устройства соответственно, отличающийся тем, что, с целью повышения быстродействия устройства, введены инвертор и новые конструктивные связи, вход инвертора подключен к выходу переполнения четырехразрядного счетчика, а выход его - к третьим входам формирователей всех разрядов, на5 ' чиная с пятого, второй вход формирователя пятого разряда соединен о источником логической Iй. -
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904842392A SU1713101A1 (ru) | 1990-05-23 | 1990-05-23 | Двоичный счетчик |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904842392A SU1713101A1 (ru) | 1990-05-23 | 1990-05-23 | Двоичный счетчик |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1713101A1 true SU1713101A1 (ru) | 1992-02-15 |
Family
ID=21522668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904842392A SU1713101A1 (ru) | 1990-05-23 | 1990-05-23 | Двоичный счетчик |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1713101A1 (ru) |
-
1990
- 1990-05-23 SU SU904842392A patent/SU1713101A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №1282321. КЛ.Н 03 К 23/60,1987.Авторское свидетельство СССР Мг1628202.кл. Н 03 К 23/60. 1989. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5129066A (en) | Bit mask generator circuit using multiple logic units for generating a bit mask sequence | |
SU1713101A1 (ru) | Двоичный счетчик | |
JPS5745795A (en) | Scanning device | |
SU733109A1 (ru) | Троичный реверсивный п-разр дный счетчик импульсов | |
SU1598171A1 (ru) | Четырехразр дный двоичный счетчик | |
SU568158A1 (ru) | Формирователь последовательности импульсов | |
SU1628202A1 (ru) | Двоичный п-разр дный счетчик | |
SU961151A1 (ru) | Недвоичный синхронный счетчик | |
JP2985918B2 (ja) | 不一致ビット計数回路 | |
SU1119177A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU857976A1 (ru) | Двоичный сумматор | |
SU603988A1 (ru) | Устройство дл извлечени корн третьей степени | |
SU647684A1 (ru) | Устройство дл извлечени квадратного корн | |
SU439806A1 (ru) | Сумматор с управл емым переносом | |
SU864279A1 (ru) | Устройство дл сравнени чисел | |
SU849304A1 (ru) | Посто нное запоминающее устройство сКОРРЕКциЕй иНфОРМАции | |
SU1121664A1 (ru) | Генератор базисных функций Радемахера-Уолша | |
SU569014A1 (ru) | Триггер со счетным входом | |
SU892677A2 (ru) | Формирователь одиночного импульса | |
SU894714A1 (ru) | Микропроцессорный модуль | |
SU949658A1 (ru) | Устройство дл формировани контрольного кода по модулю три | |
KR100313931B1 (ko) | 제어신호 발생회로 | |
SU669354A1 (ru) | Сумматор по модулю три | |
SU1109755A1 (ru) | Устройство дл формировани и хранени вычетов чисел по модулю три | |
SU752764A1 (ru) | Генератор импульсных последовательностей |