SU1698816A1 - Устройство дл определени частоты - Google Patents

Abstract

Изобретение относитс  к технике дискретного спектрального анализа и может быть использовано в измерительной технике , электросв зи, радиолокации. Целью изобретени   вл етс  расширение диапазона однозначного определени  частоты. Устройство дл  определени  частоты содержит каналы 6 и 7 вычислени  спектральных составл ющих , тактовый генератор 13, последовательно включенные аналого-цифровой преобразователь 14, блок 15 дискретного преобразовани  Фурье и блок 16 выделени  номера максимальной спектральной состав- :л ющей, образующие каждый из каналов б и 7, а также блок 18 определени  частоты. Введение входных блоков 2-5, которые содержат фильтры 10 низкой частоты и группы полосовых фильтров 11с сумматорами 12, а также дополнительных каналов 8 и 9 вычислени  спектральных составл ющих с блоком 17 селекции позволило при N-и (N-1)- точечных дискретных преобразовани х Фурье расширить диапазон однозначного определени  частоты в 2 (N-1) раз. 1 з.п. ф-лы, 4 ил. (Л С

Description

Изобретение относитс  к технике дискретного спектрального анализа и может примен тьс  в измерительной технике, электросв зи, радиолокации.

Целью изобретени   вл етс  расширение диапазона однозначного определени  частоту

На фиг.1-3 представлены структурные схемы устройства дл  определени  частоты и вход щих в него блоков; на фиг.4 - частотные диаграммы, по сн ющие работу устройства .

Устройство дл  определени  частоты. (фиг.1) содержит вход 1, входные блоки 2-5 каналов 6-9 вычислени  спектральных составл ющих , при этом входные блоки 2 и 3 включают также фильтры 10 нижних частот, а входные блоки 2-5 группы по m (,2,3,,,) полосовых фильтров 11 и сумматор 12. Первый и второй выходы тактового генератора 13 соединены соответственно с управл ющими входами аналого-цифровых преобразователей (АЦП) каналов 6 и 8 и каналов 7 и 9, при этом каждый из каналов 6-9 вычислени  спектральных составл ющих состоит из последовательно включенных аналого-цифрового преобразовател  1 , влока 15 дискретного преобразовани  Фурье (ДПФ) и блока 16 выделени  номера максимальной спектральной составл ющей, выход которого  вл етс  выходом канала. Выходы каналов 6-9 подключены соответственно к первому, второму, третьему и четвертому информационным входам блока-17 селекции , выход которого через блок 18 определени  частоты соединен с выходом 19 устройства, ВХОДЫ фИЛЬТрОВ 10 и полосовых фильтров 11 входных блоков 2-5 объединеО

о

00

со о

ны между собой и входом устройства, а их выходы подключены к входам соответствующего сумматора 12,выход которого соединен с входом аналого-цифрового преобразовател  соответствующего из каналов 6-9. П тый управл ющий вход блока 17 селекции подключен к первому выходу тактового генератора 13.

Блок 17 селекции (фиг,2) содержит первый 20, третий 21 информационные входы, п тый 22 управл ющий, второй 23 и четвертый 24 информационные входы, блоки 25- 27 сравнени , блоки 28-29 элементов И, управл ющий вход 30, блок 27 сравнени , блоки 31-32 элементов И, посто нные запоминающие устройства (ПЗУ) 33-36, блоки 37-40 элементов ИЛИ, делитель 41 частоты и элементы 42-43 задержки.

Первый информационный вход 20 блока 17 селекции подключен к первому входу блока 28 и к первому входу блока 25 сравнени , третий информационный вход 21 блока 17 селекции объединен с вторым входом блока 25 сравнени  и с первым входом блока 29, второй информационный вход 23 блока 17 селекции подключен к первому входу блока 31 и первому входу блока 26 сравнени , четвертый информационный вход 24 блока 17 селекции объединен с вторым входом блока 26 сравнени  и первым входом блока 32, п тый управл ющий вход 22 блока 17 селекции подключен к входу делител  41 частоты, выход которого объединен с управл ющими входами блоков 25-26 сравнени  и входом элемента 42 задержки. Выход элемента 42 задержки соединен с управл ющим входом блока 27 сравнени  и входом элемента 43 задержки, выходом которого  вл етс  восьмой вход 44 выходной шины 45 блока 17 селекции, Первый выход блока

25сравнени  соединен с вторым входом блока 28 и через вход чтени  ПЗУ 33 - с

первым входом блока 37, выход 46 которого  вл етс  первым входом выходной шины 45. Второй выход блока 25 сравнени  соединен с вторым входом блока 29 и через вход чтени  ПЗУ 34 - с вторым входом блока

37.Первый выход блока 26 сравнени  соединен с вторым входом блока 31 и через вход чтени  ПЗУ 35 - с первым входом блока

38,выход 47 которого  вл етс  вторым входом выходной шины 45. Второй выход блока

26сравнени  соединен с вторым входом блока 32 и через вход чтени  ПЗУ 36 - с вторым входом блока 38. Выходы блоков 28-29 подключены к входам блока 39, выходы которого объединены с первым входом блока 27 сравнени  и с третьим входом 48 выходной шины 45. Выходы блоков 31-32 подключены к первому и второму входам

блока 40, выход которого объединен с вторым входом блока 27 сравнени  и с четвертым входом 49 выходной шины 45.Первый 50, второй 51 и третий 52 выходы блока 27

сравнени   вл ютс  п тым, шестым и седьмым входами соответственно выходной шины 45 блока 17 селекции.

Блок 18 определени  частоты (фиг.З) содержит входную шину 45, усилитель-передатчик 53, шины 54-55 подключени  к шинам данных, управлени  и адреса вычислител  57 соответственно, буферный регистр 58, триггер 59 синхронизации, элемент И бО.элемент 61 задержки, дешифратор 62, инверторы 63-65, последовательно соединенные элемент 66 задержки и усилитель-формирователь 67, выход которого соединен через шину 55 с вычислителем 57. Шина 56 подключена к входу дешифратора 62, а шина 54 - к выходу усилител  53 и выходу 19 блока 18 определени  частоты. Кроме того, через шину 55 вычислитель 57 соединен с входами инверторов 63-65, выходы которых подключены к первому второму и третьему входам элемента И 60. Выход элемента И 60 подключен к управл ющему входу усилител -передатчика 53 и входу элемента задержки. Выход элемента 61 задержки подключен к входу установки R триггера

59, выход которого соединен с четвертым входом элемента И 60, при этом к п тому входу элемента И 60 подключен выход дешифратора 62. Выходы инверторов 65 и 64 подсоединены соответственно к входу элемента 66 задержки и входу установки D триггера 59, на синхровход С которого подключен выход 44 входной шины 45. Выходы 46-52 шины 45 подключены на вход буферного регистра 58, выход которого соединен

с информационным входом усилител -передатчика 53.

Принцип работы устройства дл  определени  частоты основан на том, что дискрети- зированное высокочастотное колебание fi

частотой PF± f (,2,3..., F -частота дискретизации ) на выходе АЦП имеетчастоту f. Это позвол ет осуществить перенос высокочастотных колебаний fi в область более низких частот f, а именно высокочастотные колебани , лежащие в одном

изпределовотРРдоРР40,5Р,перенсс тс однозначно в область частоты от 0 до 0,5 F.

Если указанное  вление рассматривать не относительно частот f 1 и f, а относительно номеров спектральных отсчетов М-точечного ДПФ, то можно сказать, что номера отсчетов К/, лежащие в пределах от PN до PN ± 0,5N, перенос тс  однозначно в область номеров K j от 0 до у (здесь учтено,

что частоте F соответствует N спектральных отсчетов ДПФ). Переход к истинным номерам Ki осуществл етс  путем анализа значений Ki и К2 дл  N-точечного и (М-1}-точечного ДПФ.

Устройство работает следующим образом .

Исследуемый сигнал, представл ющий собой гармоническое колебание частотой f0 (фиг.2а), поступает на вход 1 устройства. Этот сигнал проходит через один из фильтров 10 и 11 (фиг.26) входных блоков 2 и 4 и через сумматор 12 поступает на вход одного из АЦП 14 каналов 6 и 8 вычислени  спектральных составл ющих. Продискретизиро- ванный сигнал подаетс  на вход блока 15 ДПФ, с выхода которого N-точечный дискретный спектр поступает на вход блока 16 выделени  номера максимальной спектральной составл ющей. Выделенный номер (значение Ki) поступает на вход 20 или 21 блока 17 селекции. Аналогичным образом исследуемый сигнал проходит через один из фильтров входных блоков 3 и 5 и соответствующие каналы 7 и 9 вычислени  спектральных составл ющих. Разница лишь в том, что в этом случае получают (М-1)-точеч- ный дискретный спектр, а выделенный номер максимальной спектральной составл ющей (значение К2) поступает на вход 23 или 24 блока 17 селекции. N-точечное и (Ы)-точечное ДПФ на одной и той же реализации исследуемого сигнала обеспечиваетс  за счет различной тактовой частоты тактового генератора 13 по первому и второму выходам.

Блок 17 селекции производит сравнение значений Ki, приход щих с входов 20 или 21 каналов 6 и 7 вычислени  спектральных составл ющих, со значением «2, приход щих с входов 23 или 24 каналов 7 и 9 соответственно выдел ет их и номера каналов , по которым они пришли, сравнивает величины Ki и Ка, формирует один из трех сигналов сравнени  (Ki К2, Кч К2 или Кг К2) и синхросигнал передачи данных в блок 18 определени  частоты. Вс  эта информаци  поступает на вход блока 18 определени  частоты.|

При определении частоты используютс  два каких-либо канала из четырех каналов 6 и 7, 8 и 9 вычислени  спектральных составл ющих. Полосы пропускани  четырех групп фильтров, соответствующих этим каналам, показаны на фиг.4б, в, г, д,

Работу блока 17 селекции можно рассмотреть дл  первого случа , когда сигнал проходит по каналам 6 и 7 (фиг.4), Итак, сигнал проходит по частотным каналам 6 и 7. Причем Ki 2, а Ка 1. Значение этих

величин соответственного поступают одновре- менно на первые входы блоков 25-26 сравнени , на вторые входы которых поступ т значени -Ki 0 и 0, так как фильтры 11 5 входных блоков 4-5 сигнал определ емой частоты f0 не пропуст т. Синхроимпульс с первого выхода тактового генератора 13 поступает на делитель 41 частоты (коэффициент делени  которого равен (N+1)), с выхода

0 которого синхроимпульс подаетс  на третьи входы блока 25-26 сравнени , которые выдают соответствующий результат сравнени  сигнала, в нашем случае сигнал поступите первого выхода блока 25 на вход

5 блока 28 элементов И и вход чтени  ПЗУ 33, а также с первого выхода блока 26 сравнени  на вход блока 31 элементов И и вход чтени  ПЗУ 35. При этом значение Ki 2 пройдет через блок 28 элементов И на блок

0 39 и далее на вход 48 выходной шины 45 блока 17 селекции, а код номера канала, равный двум, пройдет с выхода ПЗУ 33 через блок 37 и далее поступит на вход 46 выходной шины 45.

5 Значение поступит при этом через блок 31 элементов И на блок 40 и далее на вход 49 выходной шины 45 блока 17 селекции , а код номера канала, равный единице, с выхода ПЗУ 35 через блок 38 поступает на

0 вход47зыходной шины 45. Кроме того, коды KI и К2 поступают одновременно на соответствующие входы блока 27 сравнени , который по синхроимпульсу, задержанному на элементе 42 на врем  срабатывани  блоков

5 25-26 сравнени , выдаст сигнал сравнени  (Ki К2), на вход 50 выходной шины 45 и синхросигнал передачи данных в блок 18 определени  частоты НУ вход 44 выходной шины 45 блока 17 селекции.

0 Таким образом, блок 17 селекции выдел ет непосредственно сами значени  Ki и К2, номера каналов (1,2,3 или 4), сигнал сравнени  их (Ki К2) по выходу 50, Ki К2 по выходу 51 и Ki К2 по выходу 52 и синхро5 сигнал передачи данных в блок 18 определени  частоты.

Дл  второго случа , когда сигнал приходит , по каналам 6 и 9, работа блока 17селек- ции будет аналогична первому случаю, за

0 исключением того, что на выход 49 выходной шины 45 поступит значение К2 с выхода блока 32 элемента И через блок 40, а номер канала, равный четырем, с выхода ПЗУ 36 через блок 38 поступит на вход 47 выходной

5 шины 45.

Дл  третьего случа , когда сигнал проходит по каналам 8 и 7, работа блока 17 селекции будет аналогична первому случаю, за исключением того, что на вход 48 выходной шины 45 поступит значение Кч с выхода

блока 29 элементов И через блок 39, а номер канала, равный трем, с выхода ПЗУ 34 через блок 37 поступит на вход 46 выходной шины 45.

Дл  четвертого случа , когда сигнал проходит по каналам 8 и 9, работа блока 17 селекции аналогична предыдущему случаю с той лишь разницей, что на вход 49 выходной шины 45 поступит значение К2 с выхода блока 32 элементов И через блок 40, а номер канала, равный четырем, с ПЗУ 36 через блок 38 поступит на вход 47 выходной шины 45.

Блок 18 определени  частоты работает следующим образом.

Выделенный номер Ki максимальной спектральной составл ющей по шине 48 и номер К2 максимальной спектральной составл ющей по шине 49 поступают на вход буферного регистра 58, Кроме того, на буферный регистр 58 по шинам 46 и 47 поступают цифровые коды номеров каналов, сформировавших Ki и К2 соответственно, код соотношени  между Ki и «2 (Kt К2 по шине 50, Ki К2 по шине 51 и Ki К2 по шине 52). Сигнал загрузки (разрешающий потенциал) формируетс  триггером 59 по сигналу синхронизации, поступающему по шине 44 на С-вход и устанавливающему высокий потенциал на выходе триггера 59. Последний поступает на вход элемента И 60 и разрешает его работу. Операци  обмена с вычислителем 57 начинаетс  с того, что по шине 55 управлени  поступают сигналы У0 У1 0, которые разрешают работу элементу И 60. Адрес нашего устройства (регистра 58) поступает на шину 56 и с помощью де- шифратора 62 преобразует в код, который инициирует сигнал разрешени  работы элементу И 60. После поступлени  от вычисли- тел 57 сигнала СхЗ, элемент И 60 пропускает его и открывает усилитель-пере- датчик 53 и информаци  с буферного регистра 58 по шине 54 поступает в вычислитель .57. Этот же сигнал СХ3 после прохождени  через элемент 66 задержки и усилитель- формирователь 67 поступает на вход готов- ности вычислител  57. Сигнал с выхода элемента И 60, через элемент задержки 61 (врем  задержки определ етс  временем передачи и обработки данных в вычислителе 57) обнул ет триггер 59, привод  блок 19 в исходное состо ние. Вычислитель 57 обрабатывает данные согласно представленного таблицей алгоритма и выдает по шине 54 на выход 19 значение f0.

Таким образом, введение четырех групп по m (m 1,2,3...) полосовых фильтров, четырех блоков элементов ИЛИ, третьего и четвертого каналов вычислени  спектральных составл ющих, а также блока селекции с соответствующими св з ми, позволило расширить диапазон однозначного определени  частоты в 2(N-1) раз по сравнению с известными решени ми.

Claims (2)

1.Устройство дл  определени  частоты, содержащее блок определени  частоты, выход которого  вл етс  выходом устройства, тактовый генератор, а также первый и второй каналы вычислени  спектральных составл ющих , каждый из которых состоит из последовательно соединенных аналого- цифрового преобразовател , блока дискретного преобразовани  Фурье и блока выделени  номера максимальной спектральной составл ющей, причем первый и второй выходы тактового генератора подключены соответственно к управл ющим входам аналого-цифровых преобразователей первого и второго каналов вычислени  спектральных составл ющих, отличающеес  тем, что, с целью расширени  диапазона определени  частоты, в него дополнительно введены блок селекции, третий и четвертый каналы вычислени  спектральных составл ющих , а также первый, второй, третий и четвертый входные блоки, каждый из которых содержит по m (nrl 1,2,3...) полосовых фильтров с объединенными входами и сумматор , подключенный своими входами к выходам m полосовых фильтров, причем входы всех полосовых фильтров объединены с входом устройства, а выходы сумматоров первого , второго, треть-era и четвертого входных блоков соединены с входами аналого-цифровых преобразователей соответствующих каналов вычислени  спектральных составл ющих, выходы которых подключены соответственно к первому, второму, третьему и четвертому информационным входам блока селекции, первый и второй выходы тактового генератора соединены соответственно с управл ющими входами аналого-цифровых преобразователей третьего и четвертого каналов вычислени  спектральных составл ющих , п тый управл ющий вход блока селекции подключен к первому выходу тактового генератора, а выход блока селекции - к входу блока определени  частоты.

2.Устройство поп.1,отличающее- с   тем, что блок селекции содержит три блока сравнени , четыре блока элементов И, четыре посто нных запоминающих устройства , четыре блока элементов ИЛИ, делитель частоты и два элемента задержки, причем первый информационный вход блока селекции объединен с первым входом первого блока сравнени  и первым входом первого блока элементов И, выход которого через третий блок элементов ИЛИ подключем к первому входу третьего блока сравнени  и третьему входу выходной шины блока селекции, третий информационный вход блока селекции объединен с вторым входом первого блока сравнени  и первым входом второго блока элементов И, выход которого подключен к второму входу третьего блока элементов ИЛИ, второй информационный вход блока селекции объединен с первым входом второго блока сравнени  и первым входом третьего блока элементов И, выход которого через четвертый блок элементов ИЛИ подключен к второму входу третьего блока сравнени  и четвертому входу выходной шины блока селекции, четвертый ин- формационный вход блока селекции объединен с вторым входом второго блока сравнени  и первым входом четвертого блока элементов И, выход которого подключен к второму входу четвертого блока элементов ИЛИ, п тый управл ющий вход блока селекции соединен с входом делител  частоты, выход которого объединен с входом первого элемента задержки и с управл ющими входами первого и второго блоков сравнени , выход первого элемента задержки объединен с входом второго элемента задержки, выход которого соединен с восьмым входом выходной шины блока селекции, с управл 

ющим входом третьего блока сравнени , первый, второй и третий выходы которого соединены соответственно с п тым, шестым и седьмым входами выходной шины блока селекции, первый выход первого блока сравнени  объединен с вторым входом первого блока элементов И и входом чтени  первого посто нного запоминающего устройства , выход которого через первый блок элементов ИЛИ соединен с первым входом выходной шины блока селекции, а второй выход первого блока сравнени  объединен с вторым входом второго блока элементов И и входом чтени  второго посто нного запоминающего устройства, выход которого подключен к второму входу первого блока элементов ИЛИ, первый выход второго блока сравнени  объединен с вторым входом третьего блока элементов И и входом чтени  третьего посто нного запоминающего устройства , выход которого через второй блок элементов ИЛИ соединен с вторым входом выходной шины блока селекции, а второй выход второго блока сравнени  объединен с вторым входом четвертого блока элементов И и входом чтени  четвертого посто нного запоминающего устройства, выход которого подключен к второму входу второго блока элементов ИЛИ.

tO

со со а со

Фиг. 4