RU1824642C - Цифровой коррел тор - Google Patents

Abstract

Изобретение относитс  к области измерительной и вычислительно/t техники v может быть использовлчо при анализе случайных процессов. Цель изобретени  - повышение быстродействи . Коррел тор содержит аналого-цифровые преобразователи , делители, триггеры, блок задержки, блоки умножени , блоки усреднени , группы блоков вычислени  автокоррел ционной функции, элемент И, блоки вычислени  максимальных значений, блоки делени , блоки аналого-цифровых преобразователей, регистры и преобразователи частоты в фазовый сдвиг. 3 ил.

Description

Изобретение относитс  к области измерительной и вычислительной техники и может быть использовано дл  измерени  функции взаимной коррел ции между двум  случайными процессами, задержанными один относительно другого.

Целью изобретени   вл етс  повышение быстродействи .

На фиг,1 приведена структурна  схема коррел тора; на фиг.2 - структурна  схема анализатора; на фиг.З - структурна  схема возможного варианта блока корректировки фазы.

Цифровой коррел тор (фиг,1) содержит первый 1 и второй 2 аналого-цифровые преобразователи (АЦП), генератор тактовых импульсов 3, элемент И 4, первый 5, второй 6 и третий 7 делители, первый 8 и второй 9 триггеры, первый 10 и второй 11 анализаторы , первый 12 и второй 13 преобразователи частоты в фазовый сдвиг, блок задержки 14, М блоков 15 умножени  и М блоков 16 усреднени .

Каждый анализатор (10 и 11 - фиг.2) содержит блок 17 аналого-цифровых преобразователей , блок 18 делени , блоков 19 вычислени  автокоррел ционной функции, блок 20 вычислени  максимальных значений и регистр 21.

Каждый блок 19 (фиг.2) содержит регистр 22, L коррел ционных узлов 23 и сумматор 24.

Каждый преобразователь частоты в фазовый сдвиг 12, 13 (фиг.З) содержит первый 25, второй 26, третий 27, четвертый 28 и п тый 29 перемножители, посто нное запоминающее устройство (ПЗУ) 30, счетчик 31, первый 32 и второй 33 функциональные преобразователи , сумматор 34 и вычитатель 35.

Элементы цифрового коррел тора (фиг.1) соединены следующим образом.

Вход запуска коррел тора соединен с S-входом первого 8 триггера и с S-входом второго триггера 9, R-вход которого соединен с входами обнулени  первого 10 и второго 11 анализаторов преобразователей 12 и 13, а также с выходом второго делител  б,

е

оо ю -N о

Јь Ю

вход обнулени  которого соединен с пр мым выходом второго триггера и с вторым входом элемента И 4, первый вход которого соединен с выходом генератора тактовых импульсов 3 и с счетным входом первого делител  5, вход обнулени  которого соединен с инверсным выходом второго триггера 9, а выход - с тактовыми входами первого 1 и второго 2 АЦП, преобразователей 12 и 13 и с счетным входом третьего делител  7, выход которого соединен с R-входом первого триггера 8, пр мой выход которого соединен с входом обнулени  третьего делител  7 и с входом разрешени  работы генератора тактовых импульсов 3, а первый вход корре- пчтсрз соединен с информационным входом первого АЦП 1 и с информационным пходом первого анализатора 10, счетный вход которого соединен с выходом элемента И 4, со счетным входом второго анализатора 11 и с счетным входом второго делител  б, а управл ющие выходы - с управл ющими входами преобразовател  12, информационный вход которого соединен с выходом АЦП 1, а информационный выход-с входом блока 14 задержки, выходы которого соединены с вторыми входами соответствующего блока 15, первые входы которых соединены с информационным выходом второго преобразовател  13, информационный вход которого соединен с выходом второго АЦП 2, а управл ющие входы - с управл ющими выходами второго анализатора 11, информационный вход которого соединен с входом второго АЦП 2 и с вторым входом коррел  тора, выходы которого соединены с соотсет- ствующими выходами блоков 16 усреднени , выходы которых соединены с выходами соответствующих блоков 15 умно жени .

Цифровой коррел тор (фиг.1) работает следующим образом.

Процесс вычислени  взаимной коррел ционной функции осуществл етс  в дна цик- ла. В первом цикле осуществл етс  вычисление частот Доплера сигналов, поступающих на первый и второй входы, а во втором цикле вычисление взаимной коррел ционной функции поступающих сигналов со скомпенсированной частотой Доплера.

При поступлении импульса запуска на вход запуска триггеры 8 и 9 устанавливаетс  в единичное состо ние. Установление триггера 8 в единичное состо ние разрешает работу делител  7 и генератора тактовых импульсов 3. Уст -зновление триггера 9 в еди ничное состо ние разрешает работу делител  6 и элемента И 4. Генератор тактовых импульсов 3 формирует на своем выходе

ИМПуЛЬСЫ ВЫСОКОЙ ЧЯ ПОШ Зт Л МПУЛЬСЫ

проход т через элемент И 4 и поступают на счетные входы первого 10 и второго 11 анализаторов и делител  6. Входные сигналы, поступающие на входы коррел тора, проход тна информационные входы нерпою 10 и второго 11 анализаторов. В анализаторах 10 и 11 происходи вычисление частоты Доплера входных сигна/юь. По окончании первого цикла вычислении, т.е. при по влении импульса на выходе делител  6,в анализаторах 10 и 11 осуществилось вычисление частоты Доплера поступающих сигналов, и е.е код по вл етс  на управл ющих выходах анализаторов .

При по влении импульса на выходе долителн 6 он поступает на входы иСнуленп  анализаторов 10 и 11, где обеспечивает перепись кода частоты Доплера в выходной регистр на входы обнулени  преобразовато0 лей 12 и 13 и переключает триггер 9 в нулевое состо ние.

Переключение триггера 9 в нулевое состо ние запрещает работу делител  6 и ЭЛР- меита И 4 и разрешает работу делител  5.

5HP пыходе делител  5 образуютс  импульсы тактовой чаи оты с частотой, определ емой частотой Котельникова. Импульсы с выхода делител  5 послупзк-i на счетный вход делител  7 и на т кюгие входы АЦП 1

0 и 2 и пргобразовэюлой 12 и ГЗ В АЦП по импульсам т-э - та осуществ/и ен .  преобразование входных  нало ог.-4х емшанов гз цифровой код. Цифровые коды с пиходов АЦП 1 , 2 поступаю, на входы прообразов

5 телей 12 и 13, в которых по кодам управлени  с выходов анализа юров осуществл етс  коррекци  фазы цифросых отсчетов так, что осуществл етс  коррекци  фазы - компенсаци  частоты Доплера вход0 цых сигналов.

Таким образом, на выходе пр пбразооз- телей выходные сигналы не содержат частоты Доплера. Выходные сигналы преобразовател  12 поступают на входы

5 блока 14 задержки, имрющего М отводоз, где М - число вычисл емых ординат взаимной коррел ционной функции. Цифровые отсчеты с выходом блока 14 задержки и с выходов преобразовател  13 перемножаютО с  в блоках 15. Выходные результаты перс множсни  поступают на входы блоков усреднени  16, в которых и осуществл етс  накопление результатов перемножени . По окончании накоплени , т.е. при по влении

5 импульса на выходе делител  7 три герч8 устанавливаетс  в нулевое состо ние чем и заканчиваетс  процесс работы коррел тора . Результаты вычислени  взаимной коррел ционной функции роботы прг этом хран тс  о блокгтг О и not. tyna m на выход

коррел тора. Если необходима оценка раз ности доплеровских частот поступающих сигналов, то управл ющие выходы анализаторов 10 и 11 подвод тс  до вычитател  (на фиг.1 не показан) и с его выходов и снима- етс  разность доплеровских частот.

В дальнейшем работа цифрового коррел тора аналогична.

Рассмотрим работу отдельных элементов цифрового коррел тора. Анализатор 11 (фиг.2) работает следующим образом.

Математический алгоритм работы анализатора основан на следующем. Предположим , что сигнал, принимаемый приемником, можно записать в следующем виде

S(r) Soexp{l(ft t) + tp} + n(t).(1)

где (О (1 - )uJb - углова  частота, смеС

щенна  за счет эффекта Доплера; v0 - ско- рость движени  постановщика помех. So скорость распределени  радиоволн, р - фаза, n(t)-аддитивна  помеха в полосе пропускани  приемника.

В случае монохроматического сигнала радиопомех уравнение (1) без n(t) дает следующую автокоррел ционную функцию

R0(r)2T S(t)-S(t+r)dt

(l()}(2)

где 2Т - интервал интегрировани , г- врем  задержки, (х ) - комплексное сопр жение .

Дл  получени  точного результата опре- делим фазовращательную автокоррел ционную функцию R(r) следующим образом

R(r )- S S(t)ST(t+r)dr; (3)

5i(t+ г) S(M- г )ехр(- г да);(4) . (5)

где прогнозируемое вращение фазы при (t+r ).

6- прогнозируема  углова  частота в данный период.

Подставл   уравнени  (1), (4) и (5) в (3). получаем:

R( г) - So2exp{l( о - о) г} «- N(r }, (6) где N( r) означает вклад шума n(t) в уравнение (2).

Как следует из (б).когда прогнозируема  углова  частота (ш ) не совпадает с действительными значени ми, реальна  часть измен етс  со временем задержки г . Исследу  (о , мы можем найти истинную ft), когда реальна  часть автокоррел ционной функции остаетс  константой So1 при любом времени задержки. Поскольку в реальных услови х существует шумовой эффект

5

10

15

20

25

0

с

0

5

0

5

N( г). то мы можем получить опшмотм ую оценку о) , максимизиру  ср°дмо л nnrofop рел ционную мощность RP ппр д -пенную дл  периода временигр п СЛРДУКЧЦ М виде

//Real R (r)|cl т tK -TR

«wax ft - at.(7)

Таким образом, в основе алгоритма функционировани  за вленного устройства , т.е. анализатора, лежит выражение (7).

При поступлении импульсов на счетный вход анализатора они проход т на счетный вход блока 18 делени . На выходе каждого из делителей блока 18, за счет различного коэффициента делени , образуютс  чистоты квантовани  с различным периодом квантовани .

Импульсы квантовани  с выходом делителей 18 поступают на свой канал обработки , который состоит из аналого-цифрового преобразовател  блока 17 и блока 19. В каждом блоке 19 осуществл етс  вычисление автокоррел ционной функции при различных дискретах дискретизации. В регистре

22осуществл етс  задержка цифровых отсчетов , а в коррел ционных узлах 23 осуществл етс  перемножение поступающих отсчетов и накопление результатов пере- мнохсени . Выходные значени  с выходов коррел ционных узлов 23 поступают на сумматор 24, в котором и происходит вычисление , т.е. выдел етс  результат по выражению (7). L выбираетс  в соответствии с требуемым значением TR . Выходные коды с блоков 19 поступают на входы блока 20 определени  максимума, который определ ет код канала с максимальным значением кода. т.е. на выходе блока 20 вырабатываетс  код ординаты с максимальным выходным кодом, а   соответствии с выражением (7) этим определ етс  тот канал, в котором частота дискретизации наиболее точно совпала с (о . Этот канал, т.е. его код с выхода блока 20, по импульсу, поступающему на вход обнулени  анализатора, переписываетс  в выходной регистр 21 и выдаетс  на выход анализатора. Коррел ционный узел

23реализуетс  на перемножителе и накопительном сумматоре. Устройство определени  максимума может быть реализовано на устройствах сравнени , элементах И и ИЛИ.

Преобразователь 12 (13) (фиг.З) работает следующим образом.

Он может быть реализован по различным схемам. Одна из них и приведена на фиг.З. Она показана дл  того случа , когда имеетс  два квадратурных канала обработки . Если их нет (т.е. имеетс  только один

вход), то они могут быть реализовлны по схеме, приведенной в (4),

Таким образом, расквэдратурить каналы можно и после АЦП.

Работу преобразовател  рассмотрим, когда имеютс  два квадратурных канала (фиг.5).

На управл ющие входы преобразовател  поступает код канала с максимальной подобранной частотой. Этот код поступает на адресные входы ПЗУ 30, в котором осуществл етс  преобразование входного кода частоты значение фазового сдвига. Дл  этого преобразовани  осуществлен табличный принцип преобразовани , нашедший в насто щее врем  широкое применение. Код фазового сдвига с выхода ПЗУ 30 поступает на перемножитель 29, в котором происходит перемножение этого кода с посто нно возрастающим кодом счетчика 31.

Таким образом, на выходе перемножи тел  29 происходит вычисление фазового сдвига с посто нно возрастающим знамени ом по времени от начала преобразовани . Этим и происходит устранение посто нно возрастающего сдвига фазы под действием частоты Доплера.

Известно (4), что это изменение фазы комплексного сигнала с цифровой форме можно осуществить путем умножени  каждого выборочного значени  А Aexp{J fk } АС ь JAS второго сигнала на комплексное число В -- Bexp{j Ар } Вс + JBS, определ ющее величину изменени  (поворота) фазы .

Поэтому эти операции выполн ютс  одним и тем же комплексным умножителем, формирующим произведение

А6 + ABexp{j( Фь + Ар)} - (АсВс - ASBS) +J(ACB, + AsBc).

В соответствие с этим выражением а первом функциональном преобразователе 32 осуществл етс  вычисление cos Ay) , a в функциональном преобразователе СЗ осуществл етс  вычисление sin Ay . На выходах блока получаютс  результаты вычислений по указанному выражению. В дальнейшем работе блока аналогична.

Остальные элементы цифрового коррел тора по техническому построению не сложны и они описаны в существующей технической литературе. Синхронизаци  работы отдельных элементов коррел тора может быть осуществлена импульсами, имеющимис  в коррел торе (при необходимости они могут быть задержаны элементами задержки ).

Предлагаемое техническое решение направлено на улучшение конкретных технических характеристик цифровых коррел те ров.

В прототипе дл  вычислени  взаимной коррел ционной функции требуетс  провести К циклов. В за вленном же устройстве при полностью одинаковых функци х, как и в прототипе, необходимо провести всего два цикла.

Claims (1)

1. Таким образом, быстродействие за вленного устройства по срэрнению с базовым объектом повышаетс  R К/2 раз. Формула изобретени  Цифровой коррел тор, содержащий генератор тактовых иммули.о  дна анэлого5 цифровых преобразовател , три делител , первый триггер, блок задержки, блоки умножени  и блоки усреднени , причем информационные входы первого и OTOpoio аналого-цифровых преобразователей  пл 0 ютс  одноименными информационными входами корреллтора, выходы блока задержки соединены с первыми входами блоков умножени , выходы которых подключены к входам блоков усреднени , выходы коюрых

   5  вл ютс  выходами коррел тора, входом запуска которого  вл етс  S-вход первого триггера, выход генератора тактовых импульсов подключен к первому входу первого делител , выход которого соединен с тактоO вым входом первого аналого-цифрового преобразоватгл , о т л и ч а ю щ и и с   тем, что, с целью повышени  быстродействи , в него введены две группы блоков вычисли ни  автокоррел ционной функции, элемент

   5 И, два блока вычислени  максимальных значений , два блока делени , два блока аналого-цифровых преобразователей, два регистра, два преобразовател  частоты в фазовый сдвиг и второй триггер, S-вход ко0 торого соединен с входом запуска коррел тора , а пр мой выход - с первым входом второго депител  и первым входом элемента И, второй вход которого подключен к вы- ходу генератора тактовых импульсов, а

   5 выход соединен с первыми входами первого и второго блоков делител  и с вторым входом второго делител , выход которого подключен к обнул ющим входам преобразователей частоты в фазовый сдви

   0 и синхровходам регистров, к вторым входам блоков делителей и к R-входу второго триггера, инверсный выход которою соединен с вторым входом первого делител , выход которого подключен к тактовым

   5 входам второго аналого-цифрового преобразовател , преобразователей частоты в фазовый сдвиг и к первому входу третье о делител , выход которого соединен с R вхо дом первого триггера, пр мой выход кото рого подключен к второму входу третю;

   делител  и к входу останова генератора тактовых импульсов, выход которого соединен с вторым входом элемента И, первый и «торой информационные входы коррел тора соединены соответственно г. информационными входами первого и второго блоков аналого-цифровых преобразователей. CMHV- ровходы которых подключены к выходам со ответственно первого и второго блоков делителей, выходы первого и второго блоков аналого-цифровых преобр  оватолей соединены с входами блоков вычислени  автокоррел ционной функции одноиман- ной группы, выходы блоков вычислений автокоррел ционной функции первой и второй групп подключены согтветстеежю к

   0

   5

   входам одноименных блоков вычислени  мг1ксимальных значений, выходы первого и пюрпго блоков вычислени  максимальных значений соединены соответственно с информационными входами одноименных ре- гио.ров, выходы которых подключены к входам задани  частоты Доплера одноименных преобразователей частоты в фазовый сдвиг, информационные входы которых соединены с выходами одноименных аналоге цифровых преобразователей, выход первого преобразовател  частоты в фазовый сдвиг соединен с информационным входом блока задержки, выход второго преобразовател  частоты в фазовый сдвиг подключен к вторым входам блоков умножени  группы.

   Аг/

   „-,- .Я.i1э1