SU1695324A1 - Способ интегрального преобразовани релаксационных сигналов и устройство дл его осуществлени - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и позвол ет осуществл ть интегральные преобразовани  и решать интегральные уравнени  с  драми, завис щими от произведени  (частного) аргументов в случае релаксационных входных сигналов. Цель изобретени  - расширение класса решаемых задач и повышение быстродействи . Способ реализуетс  путем выборки и весового суммировани  мгновенных значений входного сигнала дл  дискретных значений аргумента, распределенных согласно закону геометрической прогрессии, при этом изменение аргумента выходного сигнала осуществл етс  смещением отсчетов весовой функции относительно выборок входного сигнала. Устройство, осуществл ющее способ, содержит блок 2 пам ти весовых коэффициентов , два аналого-цифровых преобразовател  (АЦП) 1. 6, блок 3 пам ти выборок входного сигнала, распределитель 4 импульсов , арифметический блок 5. блок 7 управлени . Выборка мгновенных значений входного сигнала реализуетс  в устройстве при помощи распределител  импульсов, который осуществл ет распределение во времени периодической последовательности тактовых импульсов согласно заданному закону. Входной сигнал подаетс  на вход первого АЦП, второй АЦП предназначен дл  преобразова-. ни  аргумента входного сигнала в дискретный эквивалент в случае, если его аргумент не  вл етс  временем. 2 с.п. ф-лы, 3 ил. сл о чэ сл 00 го N Режим работы

Description

Изобретение относитс  к вычислительной технике и предназначено дл  создани  цифровых устройств, реализующих интегральные преобразовани  и решающих интегральные уравнени  в случае релаксационных сигналов. К классу релаксационных сигналов принадлежат сигналы, производные которых асимптотически стрем тс  к нулю при стремлении аргумента к бесконечности. Релаксационные сигналы описываютс  через так называемый релаксационный спектр д(Я) функци ми вида

x(u) /0°° g(A)R(u,A)dA, и о (1) с апериодическими  драми R(u, A ), в частности е-Яи1-е Яи uA

2+А2

2+А2

и +л и

Изобретение предназначено дл  реализации интегральных преобразований и решени  интегральных уравнений, имеющих базисные  дра, завис щие от произведени  (частного) аргумента, типа

УМ-/ к(тг)х(и)-тг 2)

у(г) - / K(ru)x(u)du;(3)

y(r) r/ K(ru)x(u)du.(4)

Цель изобретени  расширение класса решаемых задач и повышение быстродействи .

Способ основываетс  на следующих положени х .

В случае дискретизации согласно закону геометрической прогрессии

un Moqn.q 1, n 0,fl,+2 (5)

где wo - свободно выбираемое фиксированное значение аргумента входного сигнала преобразование вида (2) при фиксированном значении аргумента г и весовой функции

г-0/U.W

h«(m-n).sJK(ZJ)

г„/и.

о,5 т- и

ТЧ

(6)

принимает вид

«ffrvYVZ Ь(пЬУ(гоЧут-и),

П - со(7

что можно также переписать в виде

О

у(г„О X Х(г0сГ) h(m-n).

. ГЧ (8)

Зависимости (7) и (8) показывают, что вследствие использовани  выборки мгновенных значений входного сигнала согласно закону геометрической прогрессии интегральные преобразовани  типа (2) независимо от конкретного вида базисного

0

5

0

5

0

5

 дра К( -), осуществл ютс  весовым суммированием мгновенных значений входного сигнала, а изменение аргумента выходного сигнала реализуетс  смещением отсчетов весовой функции относительно выборок входного сигнала.

В случае отличных от вида (2) интегральных преобразований с базисными  драми, завис щими от произведени  (частного) аргументов , в частности (3) и (4) необходимо данные интегральные преобразовани  привести к виду (2), что всегда возможно, модифициру  вид базисного  дра или входного сигнала.

Вид алгоритмов (7) и (8) сохран етс  при выполнении обратных интегральных преобразований , т.е. дл  решени  интегральных уравнений. В данном случае мен ютс  лишь методы определени  значений отсчетов весовых функций.

Осуществление предложенного способа в устройстве требует усечени  весовой функции и действие над ограниченными в прот женности последовательност ми входных сигналов x(u0qn).

Необходимы следующие преобразовани  алгоритма (7) дл  реализации его в устройстве .

Ограничива сь последовательностью весовой функции h(n) длины N 2N + 1 и

полага  a q, получают окончательный вид алгоритма применительно к его технической реализации в устройстве

,

N1

,Я

m-i,

h(K)x

N +m-K- 1

0

I k i a q +1

гдеКЮ /

I k a q

(Ф

K(z);a q-° 5-N-1;

На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - структурна  схема распределител  импульсов; на фиг. 3 - структурна  схема блока управлени .

Устройство содержит первый аналого- цифровой преобразователь 1,блок 2 пам ти весовых коэффициентов, блок 3 пам ти выборок входного сигнала, распределитель 4 импульсов, арифметический блок 5, второй аналого-цифровой преобразователь 6 и блок 7 управлени .

Релаксационные сигналы представл ют собой различные физические величины, поэтому перед поступлением на вход устройства при помощи первичных преобразователей преобразовываютс  из величин неэлектрического характера в электрическое напр жение . Кроме того, аргументом релаксационных сигналов дл  многих задач не  вл етс  врем , В таких случа х физические величины аргументов релаксационных сигналов при помощи первичных преобразователей преобразовываютс  в пропорциональные им электрические напр жени  и подаютс  на соответствующий вход устройства. Если же аргументом преобразовываемого релаксационного сигнала  вл етс  врем , то сигнал на входе U(t) устройства отсутствует.

Распределитель 4 содержит счетчик 8, мультиплексор 9, компаратор 10 и регистр 11, содержащий основной и буферный регистры . Распределитель 4 работает в двух режимах в зависимости от того,  вл етс  ли аргумент входного сигнала интегрального преобразовател  временем или нет.

Если аргументом входного сигнала  вл етс  врем , то под воздействием управл ющих сигналов с блока 7 выбираетс  второй информационный вход мультиплексора 9, т.е. второй вход компаратора 10 соедин етс  с выходом АЦП.

В исходном состо нии разр ды счетчика обнулены, в основной регистр кода интервала дискретизации записан код первого, а в буферный регистр - код второго интервала дискретизации, причем содержимое основного регистра кода интервала дискретизации подаетс  на второй информационный вход компаратора 10.

Работа распределител  начинаетс  с момента подачи на счетный вход счетчика 8 последовательности периодических импульсов , после чего счетчик импульсов начинает их подсчет и, следовательно, с каждым подсчитанным импульсом мен етс  кодова  комбинаци  на разр дных выходах счетчика . Подсчет импульсов продолжаетс  до тех пор, пока кодова  комбинаци  на разр дных выходах счетчика 8 не совпадет с кодом, записанным в основном регистре регистра 11. В случае совпадени  кодовых комбинаций компаратор 10 на своем выходе вырабатывает кратковременный импульс . Этот импульс одновременно перезаписывает содержимое буферного регистра в основной регистр и обнул ет счетчик 8, после чего описанна  процедура повтор етс .

Если аргумент входного сигнала интегрального преобразовател  не  вл етс  временем , то под воздействием управл ющих сигналов с блока 7 выбираетс  первый информационный вход мультиплексора 9.

Блок 7 управлени  представл ет собой управл ющий автомат, входное слово которого составл ет код операции, тактовые импульсы и информационные сигналы, поступающие с отдельных функциональных узлов устройства, а его выходное слово формиру- 5 ет генерируемые управл ющие сигналы. В основу управл ющего автомата заложен принцип микропрограммировани .

Блок 7 управлени  содержит узел пам 0 ти 12, группу 13 реверсивных счетчиков, мультиплексор 14, формирователи 15 импульсов опроса, дешифратор 16, регистр 17 микрокоманд, узел 18 пам ти микропрограмм , регистр 19 адресов, счетчик 20, гене5 раторы 21 и 22 тактовых импульсов.

Устройство работает следующим образом .

Тактовые импульсы, вырабатываемые генератором 21, считываютс  счетчиком 20,

0 состо ние разр дов которого в каждом тактовом периоде фиксируетс  в регистре 19. Код адреса, содержащийс  в регистре 19 определ ет адрес микрокоманды, считываемой из узла 18 пам ти. Таким образом, в

5 соответствии с каждым тактовым импульсом согласно адресу в регистр 17 микрокоманд считываетс  одна микрокоманда. Операционна  часть микрокоманд дешифруетс  в дешифраторе 16. Посредством фор0 мирователей 15 формируютс  управл ющие сигналы, необходимые дл  выполнени  микроопераций, соответствующих данному рабочему такту.

Дл  определени  количества циклов,

5 циклически выполн емым процедурам, в счетчики 13 заноситс  число выборок входного сигнала J, число весовых коэффициентов N , число отсчетов выходного сигнала М и число разр дов кодов выборок входного

0 сигнала Ь.

Устройство работает в двух режимах:- выборка и регистраци  отсчетов входного сигнала и вычисление отсчетов выходного сигнала требуемого интегрального преоб5 разовани . Первый режим работы, кроме того, имеет два подрежима в зависимости от того,  вл етс  ли аргумент входного сигнала интегрального преобразовател  временем или нет.

0Рассмотрим функционирование устройства в первом подрежиме первого режима работы. Перва  микрокоманда выбирает второй информационный вход мультиплексора 9, После этого считываетс  втора  мик5 рокоманда, котора  реализует микрооперации считывани  кода первого интервала дискретизации из узла 12 пам ти и занесение данного кода в основной ре-, гистр 11. Далее считываетс  треть  микрокоманда , осуществл юща  считывание кода второго интервала дискретизации с последующим занесением его в буферный регистр регистра 11 и формирование сигнала блокировани  счетчика 20. После этого дальнейшее считывание микрокоманд прекращаетс  и блок 7 входит в режим ожидани  запуска данного режима. С генератора 22 на счетный вход счетчика 8 поступает последовательность периодических импульсов . Импульс дискретизации, вырабатываемый распределителем 4, осуществл ет повторный пуск счетчика 20, вследствие чего считываетс  четверта  микрокоманда . Данна  микрокоманда вызывает считывание кода третьего интервала дискретизации, занесение его в буферный регистр регистра 11, а также занесение кода выборки входного сигнала с выхода первого аналого-цифрового преобразовател  1 в соответствующую  чейку блока 2 и модификацию адреса следующей микрокоманды. Кроме того, четверта  микрокоманда также формирует сигнал дл  блокировки счетчика 20. В св зи с модификацией адреса в качестве следующей микрокоманды из узла 18 пам ти микропрограмм считываетс  та же четверта  микрокоманда, и описанные микрооперации повтор ютс , Таким образом, благодар  модификации адреса микрокоманды образуетс  цикл в данной микропрограмме . Согласно функционированию счетчиков 13, модификаци  адреса выполн етс  только J раз. После этого дальнейша  модификаци  адреса микропрограммы прекращаетс  и в качестве следующей микрокоманды из пам ти микропрограмм считываетс  п та  микрокоманда, выполнение которой приводит к остановке работы устройства , На этом выборка и регистраци  отсчетов входного сигнала завершена.

Работа устройства во втором подрежиме отличаетс  только микроопераци ми, выполн емыми первой микрокомандой. Перва  микрокоманда выбирает первый информационный вход мультиплексора 9 и мо- дифицирует адрес следующей микрокоманды таким образом, что следующей считываетс  та же втора  микрокоманда , что и в первом подрежиме, Работа распределител  4 в данном подрежиме предусматривает выборку значений входного сигнала дл  значений его аргумента соответствующих кодам, хран щимс  в узле 12 пам ти. Во втором режиме устройство реализует алгоритм (9). Перва  микрокоманда осуществл ет микрооперации обнулени  арифметического блока 5 и адресных счетчиков блоков 2 и 3. После этого считываетс  втора  микрокоманда, котора  выбирает второй информационный вход второго мультиплексора 14, считывает код выборки входного сигнала из блока 2 и считывает код

весового коэффициента на выход блока 3. Треть  микрокоманда предусматривает вычисление суммы в блоке 5.

Claims (1)

1. Способ интегрального преобразовани  релаксационных сигналов, включающий преобразование входного сигнала и опорного сигнала в дискретные последовательности отсчетов, причем формирование

0 m-й составл ющей интегрального преобразовани  осуществл ют перемножением К-го (К 1, ..,, N. N - натуральное количество отсчетов) отсчета опорного сигнала и (т-К)- го отсчета входного сигнала и последующим

5 суммированием результатов перемножени , отличающийс  тем, что, с целью расширени  класса решаемых задач и увеличени  быстродействи , преобразование входного сигнала в дискретную последова0 тельность отсчетов производ т через интервалы времени, распределенные по закону геометрической прогрессии.

2, Устройство дл  интегрального преобразовани  релаксационных сигналов, со5 держащее первый аналого-цифровой преобразователь, блок пам ти весовых коэффициентов , блок пам ти выборок входного сигнала, арифметический блок и блок управлени , первый, второй и третий управ0 л ющий выходы которого соединены соответственно с адресным входом блока пам ти весовых коэффициентов, адресным входом блока пам ти выборок входного сигнала и входом запуска арифметического

5 блока, выход которого  вл етс  выходом устройства , первый и второй информационные входы арифметического блока соединены соответственно с выходами блока пам ти выборок входного сигнала и блока

0 пам ти весовых коэффициентов, информационный вход блока пам ти выборок входного сигнала соединен с выходом первого аналого-цифрового преобразовател , информационный вход которого  вл етс  ин5 формационным входом устройства, информационный вход блока пам ти весовых коэффициентов  вл етс  входом задани  весовых коэффициентов устройства, отличающеес  тем, что, с целью

0 расширени  класса решаемых задач и увеличени  быстродействи , в него введены второй аналого-цифровой преобразователь и распределитель импульсов, содержащий счетчик, мультиплексор, компаратор и ре5 гистр, причем блок управлени  содержит узел пам ти, группу из четырех реверсивных счетчиков, мультиплексор, счетчик, регистр адресов, узел пам ти микропрограмм, регистр микрокоманд, дешифратор, группу формирователей импульсов опроса, два генератора тактовых импульсов, вход запуска первого генератора тактовых импульсов  вл етс  входом установки в начальное состо ние устройства, выход первого генератора тактовых импульсов соединен со счетным входом счетчика, с тактовыми входами регистра адресов, узла пам ти микропрограмм, формирователей импульсов опроса группы, разр дные выходы счетчика соединены соответственно с информационными входами младших разр дов группы регистра адресов , информационные входы старших разр дов группы которого соединены с выходом мультиплексора, а выход - соединен с адресным входом узла пам ти микропрограмм , выход которого соединен с информационным входом регистра микрокоманд , вход блокировки которого соединен с выходом знакового разр да блока пам ти весовых коэффициентов, а выходы пол  управлени  реверсивными счетчиками группы, пол  управлени  дешифратором и пол  управлени  счетчиком регистра микропрограмм соединены соответственно с вычитающими входами счетчиков группы, входом дешифратора и входом блокировки счетчика, выход пол  управлени  генераторами тактовых импульсов регистра микрокоманд соединен с входами останова первого и второго генераторов тактовых импульсов , выходы реверсивных счетчиков группы соединены с соответствующими информационными входами мультиплексора, управл ющий вХбд которого  вл етс  входом задани  режима работы устройства, входы задани  начальных значений с первого по четвертый реверсивных счетчиков

группы  вл ютс  соответственно входами задани  числа выборок входного сигнала, числа весовых коэффициентов, числа отсчетов выходного сигнала и числа разр дов 5 кодов выборок устройства, информационный вход узла пам ти  вл етс  входом задани  кодов интервалов устройства, выход дешифратора соединен с адресным входом узла пам ти, выходы группы дешифратора

0 соединены с соответствующими входами формирователей импульсов опроса группы, выходы которых  вл ютс  соответствующими управл ющими выходами блока управлени , в распределителе импульсов первый и

5 второй информационный вход мультиплексора соединены с выходом второго аналого- цифрового преобразовател  и выходом счетчика соответственно, счетный вход которого соединен с выходом второго генера0 тора тактовых импульсов блока управлени , управл ющий вход-мультиплексора соединен с четвертым управл ющим выходом блока управлени , выход мультиплексора соединен с первым входом компаратора,

5 второй вход которого соединен с выходом регистра, а выход - соединен с входом установки в О счетчика, с входом разрешени  перезаписи регистра, с входами запуска первого аналого-цифрового преобразовате0 л  и счетчика блока управлени , информационный вход регистра соединен с выходом узла пам ти блока управлени , п тыйуправ- л ющий выход которого соединен с входом запуска второго аналого-цифрового преоб5 разовател , информационный вход которого  вл етс  входом аргумента устройства.

Кодь/Сигналь/Гакто8б/е

мтербалоД (/правлени  сишр. имлулбСб/

L±.

1

. . .

Л

А . . .

1

v27/7

15

11

L±.

1

v27/7 / T/r

ZZ

регс/слтр.

$Коды интервалов э м м в

ЛОЛ

13

I

п

ТЬ

Режим работы

блок

„Ловт. лусх Фиг.З

/7

ОС/770Н06

Лг

0/7 6/76Х

18

-н

If

19

н

т

н

г/

&

„Луск

0/л Р#