SU1683028A1 - Устройство дл решени нелинейных краевых задач - Google Patents

Abstract

Изобретение относитс  к аналоговой вычислительной технике и может быть применено дл  решени  краевых задач, описываемых дифференциальными уравнени ми в частных производных с функциональными и нелинейными зависимост ми коэффициентов , методами дискретного моделировани . Целью изобретени   вл етс  повышение быстродействи  устройства Устройство содержит регистр 1 конфигурации, коммутатор 2, матрицу блоков 3 решени  уравнений системы, внешнюю электронно- вычислительную машину (ЭВМ) 4. Каждый блок 3 содержит узел 5 вычислени  системы конечно-разностных уравнений, блок 6 коммутации , регистр 7 данных, дешифратор 8 адреса, шифратор 9, аналого-цифровой преобразователь 10, дешифратор 11 команд, шифратор команд, распределитель 12 импульсов , первый контроллер 13 шины, управл ющие входы 14, информационные выходы-входы 15, третий контроллер 16 шины (с магистралью X, Y), второй контроллер .17 шины, коммутатор 18 пам ти, блок 19 пам ти, переключатель 20 локальных общих шин, первую общую шину 21, вторую общую шину 22, первую, вторую и третью локальные магистрали 231, 232 и 23з, входы-выходы 24 первой группы дл  св зи граничных 2И 25 иигжм

Description

проводимостей и граничных узловых точек по координатам X, Y, аналоговые входы и выходы 25 второй группы дл  св зи граничных узловых точек и граничных проводимостей по координате Z, информационные входы 26 и выходы 27 третьей, адресные входы 28 четвертой группы узлов вычислени  истемы конечно-разностных уравнений , выходы 29 - 32 распределител  12

импульсов. Достижение поставленной цели обеспечено благодар  введению в устройство блоков пам ти коммутаторов пам ти, контроллеров шин, дешифраторов адреса, распределителей импульсов, переключателей локальных общих шин и аналого-цифровых преобразователей, а также новым св з м между составными блоками устройства . 1 ил.

Изобретение относитс  к аналоговой вычислительной технике и может быть применено дл  решени  краевых задач, описываемых дифференциальными уравнени ми в частных производных с функциональными и нелинейными зависимост ми коэффициентов , методами дискретного моделировани .

Целью изобретени   вл етс  повышение быстродействи  устройства.

На чертеже приведена структурна  схема устройства.

Устройство содержит регистр 1 конфигурации , коммутатор 2, матрицу блоков 3 решени  уравнений системы, внешнюю электронно-вычислительную машину (ЭВМ) 4. Каждый блок 3 содержит узел 5 вычислени  системы конечно-разностных уравнений , блок 6 коммутации, регистр 7 данных, дешифратор 8 адреса, шифратор 9, аналого- цифровой преобразователь 10, дешифратор команд 11, распределитель 12 импульсов, первый контроллер 13 шины, управл ющие входы 14, информационные выходы-входы 15, третий контроллер 16 шины (с магистралью X, Y), второй контроллер 17 шины, коммутатор 18 пам ти, блок 19 пам ти, переключатель 20 локальных общих шин, первую общую шину 21, вторую общую шину 22, первую, вторую и третью локальные общие шины соответственно 231, 232 и 23з, входы- выходы первой группы 24 дл  св зи граничных проводимостей и граничных узловых точек по координатам X, Y, аналоговые входы и выходы 25 второй группы дл  св зи граничных узловых точек и граничных проводимостей по координате Z, информацион- ные входы 26 и выходы 27 третьей, адресные входы 28 четвертой группы узлов вычислени  системы конечно-разностных уравнений, выходы 29 - 32 распределител  12 импульсов, соединенные по приведенной схеме.

Сложна  краева  задача, описываема  дифференциальным уравнением в частных производных второго пор дка в одномерных , двумерных и трехмерных област х про- 5 извольный конфигурации вида:

10

20

25

5(Уч

8V

V EL /G -2JJ-N Q + Р +

Эх, Г эх,/ u + p +at

где (Г- искома  функци ;

xi - координаты пространства; t- врем ;

G, Q, Р, Т- коэффициенты уравнений, -с с начальными услови ми

a (xi, о) fi (xi),

с граничными услови ми вида

317 |

где

(X,,t),

(x,,a,t), (xi,o:t).

сводитс  известными методами дискрет-, зации (например, методом сеток) и решению р да систем конечно-разностных уравнений вида АХ В, при этом вместо

3Q функций непрерывного аргумента рассматриваютс  функции дискретного аргумента, граничные услови  замен ютс  разностными производными. Функци  временного аргумента разбиваетс  на р д дискретных

35 временных шагов, внутри каждого временного шага итерационными методами учитываю с  нелинейные зависимости коэффициентов исходного уравнени .

Дл  каждого узлового процессора ко4Q нечно-разностные уравнени  имеют вид

Cf. Х- .. + сЈ: -X:... a.: -

зом.

-V2 «-WaM.iz «+1 И . J-1- }

мч-Г i,4-f QlW Лм,e;Устройство работает следующим обра- 45 „ Л . , - g. .

i,)it iii4

Сложна  краева  задача, описываема  дифференциальным уравнением в частных производных второго пор дка в одномерных , двумерных и трехмерных област х про- извольный конфигурации вида:

5(Уч

8V

V EL /G -2JJ-N Q + Р +

Эх, Г эх,/ u + p +at

где (Г- искома  функци ;

xi - координаты пространства; t- врем ;

G, Q, Р, Т- коэффициенты уравнений, с начальными услови ми

a (xi, о) fi (xi),

с граничными услови ми вида

20

317 |

(X,,t),

где

(x,,a,t), (xi,o:t).

сводитс  известными методами дискрет-, зации (например, методом сеток) и решению р да систем конечно-разностных уравнений вида АХ В, при этом вместо

функций непрерывного аргумента рассматриваютс  функции дискретного аргумента, граничные услови  замен ютс  разностными производными. Функци  временного аргумента разбиваетс  на р д дискретных

временных шагов, внутри каждого временного шага итерационными методами учитываю с  нелинейные зависимости коэффициентов исходного уравнени .

Дл  каждого узлового процессора конечно-разностные уравнени  имеют вид

Cf. Х- .. + сЈ: -X:... a.: -

-V2 «-WaM.iz «+1 И . J-1- }

где ах, ау, аг - соответствующие коэффициенты са зи между узловыми точками по координатам X и Y, сеточного шаблона соответственно

b,,j I в случае граничных условий I сюда;

Јг в случае граничных условий И рода ;

п а, ;,Ј в случае граничных условий 111 рода;

Ь;,) 0. в случае моделировани  временной производной по методу Либмана;

ch,j,w диагональный элемент, пред- став/К Ощий сумму коэффициентов ах, ау, az, т в счучае граничных условий III рода или временной производной и диагонального преобладани  а1.

Блок-схема программы организации вычислительного процесса в устройстве содержит блоки занесени  исходных данных в решающие блоки, установки конфигурации области, масштабировани , занесени  информации в матрицу узловых процессоров , съема решени  и демасштабировани , уточнени  решени , учета нелинейности, пыдачи решени  из решающих блоков в ЭВМ,

Из ЭВМ 4 через общие шины 21 и 22 и блоки св зи с ЭВМ в блоки 19 пам ти матрицы блоков 3 решени  уравнений системы записываетс  программа работы устройства в исходные данные системы конечно-разностных уравнений АХ В. Дл  каждого коэффициента ах, ау, a7, b, d в блоке 19 пам ти отведена определенна  страница пам ти, длина которой равна 4N байтов, где N - число узлов процессоров в матрице решающего блока 3. Процесс передачи данных и программ из ЭВМ 4 в блок 19 пам ти осуществл етс  через контроллер 17 шины, представл ющий собой скоростной канал св зи, состо щий из двух однотипных интерфейсных узлов (не показаны). Последние имеют независимое управление со стороны входа 14 управлени  и ЭВМ 4 соответственно в процессе пословного или блочного обмена информацией между ними.

Процесс обмена информацией между ЭВМ 4 и входами 14 управлени  строитс  по принципу запрос-ответ, т.е. в любом обмене информацией существует процессор- инициатор обмена и процессор-абонент.

При передаче данных ЭВМ 4 производит загрузку адресуемых регистров контроллера 17 шины со стороны общей шины 21, причем в регистры начального и конечного адресов контроллера засылаютс  коды начального и конечного адресов Ак передаваемого блока данных. В регистр команд и состо ни  контроллера заноситс  код команды , разрешени  прерывани  и разр д пуска. Выборка регистров осуществл етс  кодом адреса на общей шине 21.

Программа работы устройства состоит из сменных подпрограмм, реализующих определенные блоки алгоритма работы устройства , загрузка которых в блоки 19 пам ти блоков 3 производитс  аналогично. Организаци  взаимодействи  между

ЭВМ 4 и блоками 3 осуществл етс  путем передачи адреса подпрограммы, вызываемой в блоках 3.

ЭВМ 4 последовательно передает в контроллер 17 шины начальный адрес подпрограммы и код команды записи одиночного слова. Аналогично ЭВМ 4 осуществл ет запуск остальных блоков 3.

Длл установки конфигурации области осуществл етс  программна  настройка

блоков 3 устройства дл  решени  конкретной краевой задачи. Из ЭВМ 4 в регистр 1 конфигурации выдаетс  код тороидальной базовой области. Из регистра 1 этот код выдаетс  на коммутатор 2, который осуществл ет коммутацию границ матрицы узлов 5 блоков 3 по координатам X, Y, образу  необходимую конфигурацию моделирую- шей базовой области в плоскости X, Y. По координате Z координатные проводимости

gz узлов 5 блоков 3 через входы-выходы 25 соединены последовательно в кольцо. Кроме того, осуществл етс  программна  настройка контроллера 16 шины.

Контроллер 16 шины представл ет собой программно настраиваемый блок, предназначенный дл  сопр жени  данного блока 3 с общей шиной 22, котора  содержит линию св зи, объедин ющую между собой блоки контроллера 16 шины всех блоков 3, и включает в себ  набор линий управлени . Контроллер 16 шины обеспечивает выдачу за вок на общую шину 22 дл  чтени  информации из соседних блоков 3, прием и

передачу данных с общей шины 22 на шины данных локальных общих шин 23, чтение и выдачу данных из блока 19 пам ти своего узла 5 на шины данных по за вкам блоков 3. Дл  обеспечени  св зи блока 3 с другими в

составе контроллера 16 шины имеетс  блок пам ти реконфигурации, предназначенный дл  хранени  значений номеров соседних блоков 3 в области моделировани  краевой задачи, расположенных слева и справа по

координате X, а также снизу и сверху по координате Y соответственно. Кроме того, блок пам ти реконфигурации обеспечивает хранение номеров соседних блоков 3 по отношению к резервируемому решающему блоку 3 по координате Z.

ЭВМ 4 последовательно передает в блоки 3 через контроллеры 17 шины начальный адрес подпрограммы масштабировани . Процесс масштабировани  заключаетс  в пересчете исходных данных (параметров) исходного уравнени  к параметрам узлов, дл  чего определ ютс  максимальные значени  коэффициентов (амакс) и правой части (Ьмакс), определ ютс  масштабные коэффициенты по проводимости Mq потоку MI и по напр жению Ми осуществл етс  расчет кодов параметров Gx, Gy, Gz, Gt и токов li узлов 5. Определение максимальных значений и расчет кодов параметров узлов 5 осуществл етс  по информационным выходам-входам 15 под управлением по входам 14 в соответствии с подпрограммой масштабировани .

Команды по выходам-входам 15 различаютс  не только количеством адресуемых операндов, одновременно участвующих в операции, но и видом самих операций. Операнды , участвующие в операци х, могут быть как скал рными, так и векторными величинами . Скал рные величины могут быть представлены в виде одиночных 32-х или 64-х разр дных слов, размещаемых в  чейках блока 19 пам ти. Векторные величины представл ют в виде совокупности 32-х или 64-х разр дных слов, размещаемых в последовательных  чейках блоков 19 на целочисленных границах слов, Размерность векторной величины может быть до N слов.

В системе команд по выходам-входам } 15 предусмотрено четыре формата команд, первый и второй форматы из которых используютс  дл  выполнени  операций над двум  скал рными величинами и операции одной скал рной величины с элементами векторной величины. Значение скал рной величины в регистрах общего назначени , значени  элементов векторных величин, размещенных в последовательных  чейках пам ти, определ ютс  совокупностью значений адресов страниц и адресов точек. Ос- тальные форматы используютс  дл  выполнени  операций над элементами двух векторных величин, размещенных в блоке 19 пам ти, начина  с адресов, заданных значени ми дл  первого и второго операндов . Результат операции в виде третьей векторной величины размещаетс  в блоке 19 пам ти. С учетом особенностей реализации цифровых итерационных алгоритмов в систему команд по выходам-входам 15 введены команды дл  выполнени  групповых операций Поиск максимума, Умножение на константу, Умножение с накоплением, Деление, Вычисление четырехточечного

шаблона, Вычисление шеститочечного шаблона.

В процессе работы устройства осуществл етс  поиск максимума коэффициентов

ах, ау, аг с соответствующих страниц пам ти, определение максимального значени  коэффициента амакс и вычисление масштабного коэффициента проводимости Mq. По управл ющим входам 14 и выходам-входам

15 осуществл етс  симметрирование коэффициентов матрицы А и нахождение кодов проводимостей Gy, Gz, Gt.

Далее выполн етс  подпрограмма определени  максимального значени  правой

части Ьмакс, определени  масштабных коэффициентов потоку Mi и по напр жению Ми. Блок 19 пам ти по заданному сигналу выставл ет информацию на локальные шины 23. Информаци  сигналом записи по выходу

32 с распределител  12 импульсов переписываетс  в регистр 7 данных и через шифратор 9 поступает на информационные входы 26 узлов 5. Младшие разр ды с регистра адреса контроллера 13 шины поступают на

дешифратор 8, сигналы с выхода которого разрешают запись прин той информации. Дешифратор 11 введен дл  формировани  1 в младшем разр де кода проводимостей при переходе от 32-разр дной информации

к усеченной разр дности кодоуправл емых проводимостей дл  исключени  разрывов в матрице проводимостей.

После получени  сообщений от всех блоков 3 ЭВМ 4 последовательно передает

в эти блоки начальный адрес подпрограммы уточнени  аналогового решени  одним из итерационных методов, например модифицированным методом последовательной верхней релаксации.

Дл  точечной реализации метода дл  узловых точек с четной суммой (p+q), где р - номер строки, q - номер столбца матрицы узловых процессоров, можно записать

Xk+1 xk + ( +

d

+ EdijxkW),

1 1

(±

при p+q нечетном, и

xkW хк + bi-(dV + d1

+ dijxk+ij)j

i 1

i±J

при p + q четном,

где xk+1 - новое приближение решени ;

k - номер итерации;

Wi, Wa - итерационные параметры релаксации .

Claims (1)

1. Формула изобретени 

   Устройство дл  решени  нелинейных краевых задач, содержащее регистр конфигураций , коммутатор и группу узлов вычис- лени  системы конечно-разностных уравнений, каждый из которых выполнен в виде дешифратора команд, блока коммутации , шифратора, регистра данных и матрицы блоков решени  уравнений системы, первые информационные входы и выходы которых соединены с соответствующими выходами и информационными входами коммутатора, подключенного управл ющим входом к выходу регистра конфигураций, вторые информационные входы и выходы блоков матрицы 1-го (1 2- п-1) узла вычислени  системы конечно-разностных уравнений соединены соответственно с вторыми выходами и информационными входами соответствующих блоков матриц (1-1)-го и (i-H)-ro узлов вычислени  системы конечно- разностных уравнений группы, третьи информационные входы блоков матрицы решени  уравнений системы подключены в каждом узле вычислени  системы конечно- разностных уравнений через шифратор к выходу регистра данных, а их выходы соединены с соответствующими информационными входами блока коммутации, отличающеес  тем, что, с целью повышени  быстродействи , в каждый узел вычислени  системы конечно-разностных уравнений введены блок пам ти, коммутатор пам ти, первый, второй и третий контроллеры шины , дешифратор адреса, распределитель импульсов, переключатель локальных общих шин и аналого-цифровой преобразователь , причем в каждом i-ом узле вычислени  системы конечно-разностных уравнений первые группы информационных входов- выходов и управл ющие входы первого, второго и третьего контроллеров шины соединены через первую локальную общую шину, подключенную к управл ющему входу узла и к информационным выходам-входам , с управл ющим и информационными входами-выходами коммутатора пам ти и переключател  общих шин i-ro узла, с вторыми группами информационных входов- выходов и управл ющими входами первого

   контроллера шины, переключател  локальных общих шин и коммутатора пам ти (i+1)-ro узла вычислени  системы конечно-разностных уравнений, треть  группа

   информационных выходов-входов переключател  локальных общих шин каждого нечетного и четного 1-го узлов вычислени  системы конечно-разностных уравнений подключена к третьей группе информационных входов-вы ходов коммутаторами пам ти соответственно (1-1)-го и (i+1)-ro узлов вычислени  системы конечно-разностных уравнений, вторые группы информационных входов вторых контроллеров шины

   узлов вычислени  системы конечно-разностных уравнений соединены между собой и с соответствующей группой информационных входов регистра конфигураций и  вл ютс  информационными входами устройства , вторые группы входов-выходов третьих контроллеров шины узлов вычислени  системы конечно-разностных уравнений соединены между собой, треть  группа информационных выходов-входов третьего контроллера шины в каждом узле вычислени  системы конечно-разностных уравнений подключена кчетвертой группе информационных входов-выходов коммутатора пам ти, подключенного п той группой выходов и информационных входов соответственно к адресным входам и выходам блока пам ти, выход аналого-цифрового преобразовател  в каждом i-ом узле решени  системы конечно-разностных

   уравнений соединен с соответствующим информационным входом первого контроллера шины, первый, второй, третий и четвертый информационные выходы которого подключены к информационным входам соответственно регистра данных, дешифратора адреса, дешифратора команд и к входу синхронизации распределител  импульсов, установочный вход которого соединен с выходом дешифратора команд, а

   первый, второй, третий и четвертый выходы подключены соответственно к управл ющим входам матрицы блоков решени  уравнений системы, к управл ющему входу узла коммутации, к входу запуска аналого-цифрового преобразовател  и к входу строба записи регистра данных, выход дешифратора адреса подключен к адресным входам матрицы блоков решени  уравнений системы и блока коммутации.